pengchengcheng082_593158939的文章-第9页-面包板社区

 

文章

pengchengcheng082_593158939 2014-2-21 21:09: altera fpga 芯片中 pin 和 pad 区别; 在chip planner 中，看管脚时，会看到 pin 和pad 同时出现，如 pin120/pad174 Bank 4 那么有什么区别？ PIN指芯片封装好后的管脚，即用户看到的管脚 ...; 1812 10 0 10

fpga

pengchengcheng082_593158939 2014-2-21 20:50: altera FPGA 内部结构; 1、芯片资源情况，可以看数据手册，也可以在Quartus中选型时查看，如下 2、FPGA 芯片包括逻辑单元（LE），LE由LUT和register组成，16个LE组成一个 ...; 841 8 0 8

fpga

pengchengcheng082_593158939 2014-2-20 15:10: verilog奇数分频器; 分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如赛灵思（Xilinx）的DLL.来进行时钟的 ...; 1176 8 0 8

fpga

pengchengcheng082_593158939 2014-2-20 10:43: Latch 和 Register 区别？编程时如何避免锁存器？; 1、锁存器Latch 和触发器flipflop 锁存器能根据输入端把结果自行保持;触发器是指由时钟边沿触发的存储器单元；由敏感信号（电平，边沿）控制的锁存器 ...; 3343 13 0 13

fpga

pengchengcheng082_593158939 2014-2-19 22:35: ROM、PLA、PAL、CPLD、FPGA内部结构; 1、二极管ROM内部构成与阵列，或阵列，输出三部分构成任何组合逻辑函数都可以把每个输出端写成输入端最小项和的形式，即输出端等于各输 ...; 7557 10 1 11

fpga

pengchengcheng082_593158939 2014-2-19 21:05: FPGA和CPLD区别; FPGA 与CPLD的辨别和分类主要是根据其结构特点和工作原理。通常的分类方法是：将以乘积项结构方式构成逻辑行为的器件称为CPLD ，如Lattice的ispLS ...; 1090 10 0 10

fpga

pengchengcheng082_593158939 2014-2-19 20:41: 可编程逻辑器件的发展历程; 数字集成电路由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。但是， ...; 1002 9 0 9

fpga

pengchengcheng082_593158939 2014-2-19 11:25: verilog中的有符号数运算（转）; verilog中的有符号数运算有符号数的计算：若有需要关于有号数的计算，应当利用Verilog 2001所提供的signed及$signed()机制。 Ex: inp ...; 2004 10 0 10

fpga

pengchengcheng082_593158939 2014-2-19 11:25: multstyle Verilog HDL Synthesis Attribute; multstyle Verilog HDL Synthesis Attribute A Verilog HDL synthesis attribute that specifies the implementation style for multiplication operatio ...; 2085 11 0 11

fpga

pengchengcheng082_593158939 2014-2-19 11:23: 很经典，逻辑电路设计经验（转）; 规范很重要工作过的朋友肯定知道，公司里是很强调规范的，特别是对于大的设计（无论软件还是硬件），不按照规范走几乎是不可实现的。逻辑设计 ...; 1458 8 0 8

fpga

pengchengcheng082_593158939 2014-2-19 11:22: verilog之generate的使用; Verilog-2001添加了generate循环，允许产生module和primitive的多个实例化， ...; 1848 8 0 8

fpga

pengchengcheng082_593158939 2014-2-19 11:22: defparam的用法; parameter是一个模块中，常量是声明 defparam是对已经声明的模块常量，在例化的时候对这个常量的数值进行修改， define啊，比如一个模块内同时写了针对FPGA ...; 2417 7 0 7

fpga

pengchengcheng082_593158939 2014-2-19 11:21: verilog 2001; 1.Verilog-2001的由来 Verilog HDL 虽然得到了广泛应用，但是人们在应用过程中也发现了Verilog的不少缺陷。在2001年，O ...; 1182 10 0 10

fpga

pengchengcheng082_593158939 2014-2-19 11:21: FIR滤波器的FPGA实现方法; FIR滤波器的FPGA实现方法时间： 2011-02-12 14:12:45 来源：现代电子技术作者：徐远泽，戴立新，高晓蓉，王黎，郭建强在数字信号处 ...; 1588 14 0 14

fpga fir

pengchengcheng082_593158939 2014-2-19 11:21: QUARTUS II中IP核的调用方法（图文详解）; 很多人都说QUARYUSII中的IP核是收费的，不可以直接用的，其实不然，下面我以FIR滤波器的核的使用来给大家介绍IP核的使用，希望对大家有点帮助。　　1.使 ...; 5110 10 1 11

fpga

1 2 3 4 5 6 7 8910 / 10 页下一页

关闭站长推荐

上一条

/3

下一条