用户443437的文章-第2页-面包板社区

 

文章

用户443437 2014-2-19 22:36: 【我要崛起】第一章所谓的顶层设计; 众所周知，FPGA的顶层设计方法有： HDL设计文件（文本文件）和电路图设计文件（原理图文件）如图所示：个人觉得原理图文件 ...; 2005 10 0 10

fpga

用户443437 2014-2-19 16:28: stm32; STM32： STM32系列基于专为要求高性能、低成本、低功耗的嵌入式应用专门设计的ARM Cortex-M3 内核。按性能分成两个不同的系列：STM32 ...; 1458 10 0 10

arm

用户443437 2014-2-18 21:22: ASCII码表; Text only语言: Ascii码表（全） ASCII Table (7-bit) (ASCII = American Standard Code for Information Interchange) Decimal ...; 805 8 0 8

fpga

用户443437 2014-2-18 20:27: 液晶屏; 液晶屏液晶屏是以液晶材料为基本组件，在两块平行板之间填充液晶材料，通过电压来改变液晶材料内部分子的排在列状况，以达到遮 ...; 838 10 0 10

fpga

用户443437 2014-1-20 23:47: 位图（BMP）文件大小的计算; 例题一：一幅未经压缩800×600像素的２５６色的风景图片的大小约为（　）ＫＢ。　　Ａ、１２２８　　Ｂ、４８０　　Ｃ、２４００　　Ｄ、３０７ ...; 14735 20 0 20

fpga

用户443437 2014-1-10 01:36: 对SDRAM的时序（初始化阶段）有了一个新的理解; SDRAM需要初始化也许很多人都不知道，在其SDRAM芯片内部有一个逻辑控制单元，并且有一个模式寄存器（MR，mode register）为其提供控制参数。如图1所示。 ...; 2326 12 2 14

fpga

用户443437 2014-1-9 17:58: FPGA的功耗问题; FPGA器件的一个比较特别的现象是其上电瞬间的电流比较大，有时候甚至大于芯片正常工作的电流，这是因为FPGA内部的逻辑和互连线资源（SRAM工艺）在上电的瞬间 ...; 948 6 0 6

fpga

用户443437 2013-12-17 10:04: 带宽与位宽; 带宽带宽通常指信号所占据的频带宽度；在被用来描述信道时，带宽是指能够有效通过该信道的信号的最大频带宽度。对于模拟信号而言，带宽又称为频宽 ...; 1358 8 0 8

fpga

用户443437 2013-12-11 21:38: 扇出扇入; 扇出（fan-out）是一个定义单个逻辑门能够驱动的数字信号输入最大量的专业术语。大多数的TTL逻辑门能够为10个其他数字门或驱动器提供信号。所以，一个 ...; 872 12 1 13

fpga

用户443437 2013-12-11 21:27: 全局时钟网络的特点; 全局时钟网络的特点：为了保证到芯片的各个角落的延时尽量相等，时钟分配树首先是走到芯片的中间，再向芯片的四周分布，如图所示。所以从时钟的源端到所 ...; 1075 8 0 8

fpga

用户443437 2013-12-8 23:57: Altera技术发展里程碑; Altera技术发展里程碑　　Altera由Robert Hartmann、Michael Magranet、Paul Newhagen和Jim Sansbury于1983年创立，这些有远见的人们对当 ...; 654 10 0 10

fpga

用户443437 2013-12-4 09:36: 总线; 总线分类总线按功能和规范可分为五大类型: 数据总线（Data Bus）：在CPU与RAM之间来回传送需要处理或是需要储存的数据。 ...; 686 9 0 9

fpga

用户443437 2013-12-3 23:27: FPGA的图像处理技术; 基于软件的图像处理方法存在着一些局限性，尤其是计算速度和算法效率方面。所以大家很自然的就想到了FPGA作为嵌入式图像应用的平台。许多图像处理本身就是并 ...; 827 7 0 7

fpga

用户443437 2013-12-3 13:39: 乘法器设计; 乘法器的设计方法有两种：组合逻辑设计方法和时序逻辑设计方法。采用组合逻辑设计方法，电路事先将所有的乘积项全部计算出来，最后加法运算。采 ...; 801 8 0 8

fpga

用户443437 2013-11-27 22:44: 防止产生非目的性latch; 措施如下： 1.使用完备的If...else语句。例如：reg data_out; always @ (cond_1,data_in) begin ...; 741 9 0 9

fpga

123 4 5 6 / 6 页下一页

关闭站长推荐

上一条

/3

下一条