FPGADeveloper的文章-第7页-面包板社区

 

文章

FPGADeveloper 2010-12-9 17:16: Modelsim 6.1 使用交流---2; 在文章1中，使用了modelsim.INI文件，修改其路径预先编译生成库文件。最近一直想弄数字滤波器，遇到了问题？怎么从matlab里面读入数据。在此，先使 ...; 2238 5 0 5

FPGADeveloper 2010-12-9 17:05: Modelsim 6.1 使用交流---1; Modelsim仿真工具是Model公司开发的。它支持Verilog、VHDL以及他们的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句 ...; 11986 7 1 8

FPGADeveloper 2010-11-8 23:06: 成都FPGA培训; 课程描述本课程主要帮助学员对Xilinx的FPGA系统学习，以工程实践为例，深入探讨FPGA系统设计中的经验及技巧。将整个FPGA设计的规范流程、VERILOG语言、 ...; 2061 5 0 5

FPGADeveloper 2010-10-28 13:07: [转]什么是爱情男人心疼女人的13种方式; 致我所有的朋友无论已婚与未婚这是篇很好的文章。如果你暂时没有时间细细品味也请你有时间的时候将自己的心沉淀下来，用心的看。好的文章真的不多了…… ...; 1781 6 0 6

FPGADeveloper 2010-10-28 09:05: 奇数分频--或--3分频; module Freq_div(clk,rst,out); input clk; input rst; output out; reg out1; reg out2; reg cnt1; reg cnt2; always@(posedge clk or ne ...; 1739 6 0 6

FPGADeveloper 2010-10-14 13:32: 没资本，没背景，没智商的你只能做一件事; 寂寞。　　一个人早起晚睡不难，但在一群晚起早睡的人中早起晚睡不简单。　　没人陪你占座，没人陪你背书，没人陪你写作。学习就是孤独的。　　食堂，寝室， ...; 2014 7 3 10

FPGADeveloper 2010-10-8 11:28: [转]培养人脉的106个技巧; 成功的道路上，人脉比知识更重要。发展人际关系应当是你优先级最高的事。《不要一个人吃饭（ Never Eat Alone）》一书介绍了21世纪的交际规则。书中包括了许多 ...; 1413 6 0 6

FPGADeveloper 2010-10-6 17:18: 【转】一个数学天才的超级爆笑情书; 亲爱的：　　我对你1见钟情，绝无2心，想照顾你3生3世，因为我偷偷上你的网站4次，你那迷人的5官，总让我6神无主，一颗心7上8下，99不能平息，如果 ...; 1730 7 0 7

FPGADeveloper 2010-10-6 17:11: 穷养儿子富养女; 最近读了一篇《穷养儿子富养女》的文章，本人感觉很有道理，把它贴出来，让有兴趣的朋友也读一读，或许能得到一点启发。 “穷养儿子富养女”是民间一句 ...; 1594 9 0 9

FPGADeveloper 2010-10-6 17:11: Verilog 序列检测器--010; module FSMproj(clk,rst,datain,dataout); input clk; input rst; input datain; output dataout; reg dataout; reg state; parameter idle=2'b00, ...; 3811 7 0 7

FPGADeveloper 2010-10-1 10:52: 关于接地：数字地、模拟地、信号地、交流地、直流地、屏蔽地、浮地(转); 除了正确进行接地设计、安装,还要正确进行各种不同信号的接地处理。控制系统中，大致有以下几种地线：（1）数字地：也叫逻辑地，是各种开关量（数字量）信号 ...; 2157 8 0 8

FPGADeveloper 2010-10-1 10:50: [转]写给DSP初学者：轻松入门，快速精通; 随着3G技术的发展，要求处理器的速度越来越高，体积越来越小，DSP的发展正好能满足这一发展的要求。因为，传统的其它处理器都有不同的缺陷：MCU的速度较慢；CP ...; 1574 7 1 8

FPGADeveloper 2010-10-1 10:49: FPGA管脚解释; 用户I/O：不用解释了。配置管脚： MSEL 用于选择配置模式，比如AS、PS等。 DATA0 FPGA 串行数据输入，连接到配置器件的 ...; 3750 5 0 5

FPGADeveloper 2010-10-1 10:48: verilog 不可综合语句总结汇总; （1）所有综合工具都支持的结构： always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，na ...; 1721 6 0 6

FPGADeveloper 2010-10-1 10:47: [转]真正的嵌入式精英是如何修炼成的？; 怎样做才能快速的成为嵌入式高手呢？其实，做工程是没有捷径可走的 . 听听下面一个大牛人写的！看看有何真经？先说做硬件 : ...; 1379 5 0 5

1 2 3 4 5 678 / 8 页下一页

关闭站长推荐

上一条

/5

下一条