FPGADeveloper的文章-第3页-面包板社区

 

文章

FPGADeveloper 2013-8-23 10:38: 创芯Xilinx Microblaze 学习系列第三集; 用创芯SOC开发板设计的效果超级终端显示 #include "stdio.h" #include "xgpio.h" #include "xparameters.h ...; 2426 22 0 22

fpga microblaze xilinx

FPGADeveloper 2013-8-23 10:38: 创芯Xilinx Microblaze 学习系列第二集; 基于 TMAC 和 lwip 的三态以太网设计一、系统架构 1. 总线决定硬件架构 AXI4 和 PLB 总线用 ...; 2593 21 0 21

基于tmac和lwip的三态以太网设计

FPGADeveloper 2013-8-23 10:38: 创芯Xilinx Microblaze 学习系列第一集; 创芯Xilinx Microblaze 学习系列第一集 Xilinx ISE Design Suite 13.2 The MicroBlaze™ embedded processor soft core is a reduced instruction se ...; 1049 15 0 15

fpga 基于xilinx 嵌入式系统设计与开发

FPGADeveloper 2013-8-22 00:56: 高速DAC板; DAC模块，是基于AD9708 DAC器件开发的高速DAC模块，量化位宽为8bit，转化率达到100Msps+。其模块如下： ...; 943 10 0 10

FPGADeveloper 2013-8-20 23:19: 去年做了个项目，相关的安排，与大家分享下; 基于Xilinx MicroBlaze 超声系统项目 1 16通道高速LVDS ADC 2 2通道DAC 3 USB接口 4 SPI接口 5 I2C接口 6 千兆以太网 7 复杂的 ...; 1206 13 0 13

fpga

FPGADeveloper 2013-8-14 01:11: 强势围观中！！！; 基于XILINX FPGA 的嵌入式系统设计与开发创芯FPGA系列书+板，强势结合，内容极其丰富、价格极其低廉，开发设计模 ...; 1047 11 1 12

fpga 基于xilinx 的嵌入式系统设计与开发

FPGADeveloper 2013-7-27 12:55: 人生微语; 【人生微语】人生是很累的，你现在不累，以后就会更累。人生是很苦的，你现在不苦，以后就会更苦。万物相生相克，无下则无上，无低则无高，无苦则无甜。唯累 ...; 925 9 0 9

人生

FPGADeveloper 2013-5-2 10:58: 成都启芯科技FPGA培训--课程安排; 成都专业的FPGA培训课程主要内容分三个阶段，分别如下：第一阶段 FPGA设计初级培训该阶段是针对学生的 ...; 2794 12 2 14

成都启芯科技fpga培训

FPGADeveloper 2013-5-2 10:58: 成都启芯科技FPGA培训; 成都启芯科技 FPGA 培训课程描述本课程主要帮助学员对Xilinx/Altera的FPGA系统学习，以工程实践为例，深入探讨FPGA系统设计中的经验及技巧。 ...; 1551 15 0 15

成都启芯科技fpga培训

FPGADeveloper 2013-4-4 00:06: 基于XILINX FPGA 的嵌入式系统设计与开发-第二章节选一; 2.2.2 Modelsim的使用对于FPGA设计人员来说，调用脚本进行批出来，比直接使用GUI更方便，后续的例程我们都将采用脚本进行仿真，因此，在 ...; 1185 11 0 11

fpga 基于xilinx 的嵌入式系统设计与开发-第二章节选

FPGADeveloper 2013-3-23 00:55: Xilinx ZedBoard; ZedBoard.org is a community-based site dedicated to the promotion and support of ZedBoard. Based on the Xilinx: Zynq™-7000 All Programmabl ...; 1029 10 0 10

xilinx

FPGADeveloper 2013-2-5 09:25: Altera的几个常用的Synthesis attributes; 各厂商综合工具，对HDL综合时都定义了一些综合属性这些属性可指定a declaration,a module item,a statement, or a port connection 不同的综合方式。语 ...; 1612 16 0 16

altera synthesis attributes

FPGADeveloper 2013-1-17 13:32: 评论：@T_liber's Blog 博客中提到的“Altera的几个常用的Synthesis attributes”; 不错; 861 9 0 9

FPGADeveloper 2013-1-17 13:32: 评论：@T_liber's Blog 博客中提到的“怎么才能用SignalTAP II正确地观察wire和reg?”; 不错; 873 11 0 11

FPGADeveloper 2013-1-5 10:18: 评论：@coyoo's Blog 博客中提到的“如何加密转移自己的设计”; 不错; 818 12 0 12

1 234 5 6 7 8 / 8 页下一页

关闭站长推荐

上一条

/5

下一条