为了满足较大并行度下CRC校验需求，提出了一种基于系数运算的并行CRC算法，此算法将计算结果表达为特定矩阵列向量的线性组合，只需求解各个列向量的系数。和并行CRC矩阵法相比，消除了乘法计算操作，更适合硬件实现。该算法可以适用于任意并行度的CRC校验，随着并行度的增加，其运行时间趋于固定数值。FPGA实现的验证结果表明，与并行度为32，64和128的矩阵法对比，此算法工作频率分别提高了6%，12%和21%，资源占用减少了18%，19%和49%。