电力线信道的噪声干扰很强，严重影响通信系统性能。文章提出了一种适于电力线通信中LDPC码的译 码器硬件结构优化方法，并通过FPGA设计实现。算法的修正过程只包含简单的算术和逻辑运算，便于FPGA 实现。本文方案提供的结构与常用的部分并行译码结构相比，节省了大量硬件资源。经软硬件仿真验证，硬件 BP实现结构性能接近浮点BP算法，能应用于电力线通信等信噪比较低的传输领域。