文中简述了一种基于CPLD的多功能数字钟的设计方案。所有电路都固化在一片CPLD芯片中，电路结构简单、控制方便，资源利用率高，成本低，调试比较容易。采用VHDL和原理图相结合的设计输入方式，在MAXPLUS II开发环境下完成设计、编译和仿真。
