资料
  • 资料
  • 专题
Verilog HDL高级数字设计
推荐星级:
类别: 软件/EDA/IP
时间:2024-08-26
大小:132.6MB
阅读数:177
上传用户:王宾宾
查看他发布的资源
下载次数
19
所需E币
0
ebi
新用户注册即送 300 E币
更多E币赚取方法,请查看
close
资料介绍
用DHL进行行为建模是现代ASIC(专用集成电路)设计的关键。想要成为某个杰出设计团队的一员,必须掌握设计流关键阶段中HDL的使用。本书内容关不囿于基本原理和方法,比较适合数字设计入门课程之后深入些的课程。
本书重点计论使用HDL进行数字设计的方法。
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或 联系我们 删除。
相关评论 (下载后评价送E币 我要评论)
  • G996 09-05
    翻了一下,经典,谢谢!
  • 毛成华 09-04
    700多页,感谢分享!
没有更多评论了
  • 可能感兴趣
  • 关注本资料的网友还下载了
  • 技术白皮书