本文主要从提高信号调 理通道信噪比和提高采集电路有效位数两方面着手设计了高精度示波器模块的硬 件电路，底噪仅有 0.1%满量程的高精度示波器具有出色的精确测量性能。本课题 的研究内容主要包括以下几个部分： 1) 高精度示波器模块信号调理通道及采集电路噪声分析：分别建立了电阻热 噪声模型和集成运放的等效输入噪声模型，并在此基础上建立了运算放大电路等 效输入噪声模型；推导了基本运算放大电路的噪声计算方法；研究了采集电路与 信号调理电路噪声分配关系，并根据系统总体噪声指标要求，对采集电路与信号 调理通道的噪声水平提出指标要求。 2) 高精度示波器模块低噪声信号调理通道设计：围绕高精度示波器模块低噪 声、大动态范围、高精度、高带宽等指标要求分析设计了信号调理通道的无源衰 减网络、阻抗变换电路、可控增益放大电路、固定增益与偏移调节电路、ADC 驱 动器等功能电路模块；并分别计算了各模块的噪声水平和电路总的噪声水平。 3) 高精度示波器模块高有效位数采集电路设计：分析了 ADC 采样时钟抖动 对采集系统有效位数的影响，并根据采集电路的指标要求对采样时钟性能提出要 求；结合时钟电路设计软件分析设计了低抖动采样时钟电路；为避免 ADC 采样过 程中信号带外高频噪声与有用信号发生混叠，降低采集电路输出数据有效位数， 分析设计了 ADC 前端抗混叠滤波器。