近似计算是超大规模集成电路（very large scale integration circuit，VLSI）设计与测试的新型设计方式。基于近似的思想，运算电路通过适当地牺牲运算精度来提高容错应用系统的性能。本文提出了一种具有混合结构的新型近似加法器，它可以产生不同精度的运算结果。本文对该加法器利用28纳米的全耗尽绝缘体上硅（fully-depleted silicon-on-insulator，FD-SOI）的工艺技术进行了电路综合。实验结果表明它的平均误差距离（mean error distance）优于其他近似加法器设计。相对于行波进位加法器（ripple carry adder，RCA），该近似加法器的速度比其快1.35倍，功耗也节约了16%。最后，本文通过该近似加法器在DCT/IDCT程序中的运用证明了其实际应用价值。