ML_高速電子線路的信號完整性設計 I 高速電子線路的信號完整性設計（一） 北京理工大學電子工程系 於波 1、引言 當今電子技術的發展日新月異，大規模超大型積體電路越來越多地應用到通用系統中 。同時，深亞微米工藝在IC設計中的使用，使得晶片的集成規模更大。從電子行業的發 展來看，1992年只有40%的電子系統工作在30MHz以上的頻率，而且器件多數使用DIP、P LCC等體積大、管腳少的封裝形式，到1994年已有50%的設計達到了50MHz的頻率，採用P GA，QFP，RGA等封裝的器件越來越多。1996年之後，高速設計在整個電子設計領域所占 的比例越來越大，100MHz以上的系統已隨處可見，Bare Die，BGA，MCM這 些體積小、管腳數已達數百甚至上千的封裝形式也已越來越多地應用到各類高速超高速 電子系統中。圖1所示爲自80年代末IC封裝的發展。 由上圖可見，IC晶片的發展從封裝形式來看，是晶片體積越來越小、引腳數越來越多 。同時，由於近年來IC工藝的發展，使得其速度越來越高。由此可見，在當今快速發展 的電子設計領域，由IC晶片構成的電子系統是朝著大規模、小體積、高速度的方向飛速 發展的，而且發展速度越來越快。這樣就帶來了一個問題，即電子設計的體積減小導致 電路的佈局佈線密度變大，而同時信號的頻率還在提高，從而使得如何處理高速信號問 題成爲一個設計能否成功的關鍵因素。隨著電子系統中邏輯和系統時鐘頻率的迅速提高 和信號邊沿不斷變陡，印刷電路板的線迹互連和板層特性對系統電氣性能的影響也越發 重要。對於低頻設計,線迹互連和板層的影響可以不考慮，當頻率超過50MHz時，互連關 係必須以傳輸線考慮，而在評定系統性能時也必須考慮印刷電路板板……