ESD保护策略解析 ESD保护策略解析 为了使功能和芯片体积得到优化，IC设计工程师要不断地在他们的设计中使功能尺寸最 小化。然而，要付出什么代价呢？IC功能尺寸的减少使得器件更易受到ESD电压的损害。 这种趋势对终端产品的可靠性会产生不利的影响，并且会增加故障的可能性。因此，手 持设备的设计工程师就要面对找到一种具有成本效益的ESD解决方案的挑战，这种方案能 把电压箝位到更低水平，以便使那些采用了对ESD越来越敏感的IC的终端产品保持高可靠 性。 ESD波形 以系统级的方法来定义典型的ESD事件所采用的最常见的波形，是以其亚纳秒上升时间和 高电流电平(参见图1)为显著特征的IEC61000-4- 2波形。这种波形的规范要求采用四级ESD量级。大部分设计工程师都要求把产品限定到 最高级的8kV的接触放电或15kV的空气放电。当进行元器件级测试时，因为空气放电测试 在这样的小型元器件上是不能重复的，接触放电测试则是最适合的测试方式。 ESD方面所需考虑因素 ESD保护器件的目的是把数千伏电压的ESD输入电压降低到所保护的IC所能承受的的安全 电压，并能把电流从IC旁路。虽然所需ESD波形的输入电压和电流在过去的几年没有出现 变化，但要求保护IC的安全电压电平却降低了。过去，IC设计在ESD防护方面更具鲁棒性 ，而且能够承受更高电压，因此，在选择能符合IEC61000-4- 2第4级的要求的保护二极管时有充分的选择余地。而对于如今ESD更敏感的IC，设计工程 师就必须不仅要确保保护器件能够符合IEC61000-4- 2第4级标准，而且还要确保该器件能够将ESD脉冲钳制到足够低的电平，从而确保IC不受 损坏。在为给定的应用选择最佳保护器件的时候，设计工程师们必须要考虑到ESD保护器 件能够把ESD电压控制到多么低的电平。 [……