资料
  • 资料
  • 专题
一种数字锁相环频率合成器的设计
推荐星级:
类别: 消费电子
时间:2020-01-13
大小:53.28KB
阅读数:293
上传用户:二不过三
查看他发布的资源
下载次数
0
所需E币
5
ebi
新用户注册即送 300 E币
更多E币赚取方法,请查看
close
资料介绍
一种数字锁相环频率合成器的设计EDA 技术专栏 一种数字锁相环频率合成器的设计 史飞,喻洪麟 (重庆大学光电技术及系统国家教育部重点实验室, 重庆 400044) 摘要: 介 绍 了 一 种 采 用 M C 1 4 5 1 5 2 实 现 的 数 字 锁 相 环 频 率 合 成 器 , 其 输 出 频 率 范 围 为 1 4 2 0 ~ 1920MHz,频 率 步 进 为 200kHz,相 位 噪 声 小 于 - 90dBc/Hz, 杂 散 抑 制 优 于 60dB,输 出 功 率 P 0 ≥ 10dBm。 该 频 率 合 成 器 在 TCL-376 型 接 力 机 上 得 以 成 功 运 用 ,运 行 稳 定 、可 靠 。 关键词: 数 字 锁 相 环;M C 1 4 5 1 5 2 ; 环 路 滤 波 器; 微 波 V C O ; 预 分 频 器 中图分类号 : TN492          文献标识码 : A          文章编号 : 1003-353X(2003)11-0064-04 Design of a DPLL frequency synthesizer SHI Fei, YU Hong-lin ( Ministry of Education Key  Lab for Opto-electronic Technology and System,Chongqing University , Chongqing   400044 , China ) A b s t r a c t :  A design method of a DPLL frequency synthesizer based on MC145152 is introduced. The output frequency range of the DPLL is from 1420 MHz to 1920 MHz; ……
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或 联系我们 删除。
相关评论 (下载后评价送E币 我要评论)
没有更多评论了
  • 可能感兴趣
  • 关注本资料的网友还下载了
  • 技术白皮书