静态时序分析 静态时序分析（Static Timing Analysis）基础 (1) 2006-01-14 19:36:19  作者：未知  来源：我爱研发网  浏览次数：3558  网友评论1条  文字大小 ：【大】【中】【小】 评分等级：0 [pic] 来源：DICDER(http://www.dicder.com/) 作者：5life 原文：静态时序分析（Static Timing Analysis）基础(http://techcenter.dicder.com/2006/0114/content_102.htm) 前言 在制程进入深次微米世代之后，晶片（IC）设计的高复杂度及系统单晶片（SOC）设计方 式兴起。此一趋势使得如何确保IC品质成为今日所有设计从业人员不得不面临之重大课 题。静态时序分析（Static Timing Analysis简称STA）经由完整的分析方式判断IC是否能够在使用者的时序环境下正常工作 ，对确保IC品质之课题，提供一个不错的解决方案。然而，对于许多IC设计者而言，ST A是个既熟悉却又陌生的名词。本文将力求以简单叙述及图例说明的方式，对STA的基础 概念及其在IC设计流程中的应用做详尽的介绍。 什么是STA？ STA的简单定义如下：套用特定的时序模型（Timing Model），针对特定电路分析其是否违反设计者给定的时序限制（Timing Constraint）。以分析的方式区分，可分为Path-Based及Block-Based两种。   |[pic] | | ……