Modelsim上机指导Modelsim5.5e 简易使用流程 1．双击 Modelsim 图标，运行程序。进入 Modelsim 图形界面 2．创建一个新的工作库 点击 libraryCreate a New Library … 在 Create 控件框中，选中 a new library and a logical mapping to it; 在 library：后键入库名 （work）并点击 OK。 3 选择 VHDL-87/93 标准 点击 Options…按钮，在弹出的 compiler options 窗口中选中 Use 1993 Language Syntax， 即使用 VHDL-93 标准编译文件。 4．编译 VHDL/Verilog 语言文件 （1）点击主窗口中工具栏中的 compile… 。 （2）在弹出的窗口中选择要的编译 VHDL/Verilog 文件： （3）然后在 Compile HDL Source Files 窗口中点击 compile 按钮开始编译。 编 译 的 结 果 显示在主窗口中， warning、 error 信息分别以蓝色和红色字符显示。 若有错误， 在 Compile HDL Source Files 窗口中点击 Edit Source 按钮，在弹出的窗口中修改原文件。 5．仿真 (1) 装入设计 ：点击主窗口的 Load Design 按钮 。 选择要仿真的实体名或配置名，点击 Load 按钮。 (2) 观察仿真结果： 点击主窗口的 ViewStructure；在弹出的 Structure 窗口中选择要观察的实体名。 点击主窗口的 ViewSignals；在弹出的 Signals 窗口中点击 ViewWaveSignals in Region, 观察该实体中所有信号。 (3)在主窗口中的上下控件 在 wave 窗口中点击 Run……