1. verilog的赋值语句分为连续赋值和过程赋值，连续赋值用于给线网型的变量赋值，也只能给线网型的变量赋值；过程赋值用于给寄存器型变量赋值，也只能给寄存器型变量赋值；过程赋值又分为阻塞赋值和非阻塞赋值，在使用always块描述组合逻辑时使用阻塞赋值；在使用always块描述时序逻辑时使用非阻塞赋值。
