在 IC 设计验证过程中，如何既保持原有的设计版图和层次结构，同时又满足客户对设计流程性能更好更快的一贯要求，无疑是设计人员面临的一项重大挑战。设计师必须始终在性能、数据大小和准确性之间进行权衡。早在设计之初，采用 Calibre nmLVS 的 LVS 盒处理功能来替换不完整或缺失的模块可以大幅降低设计师对昂贵的高性能计算资源的需求并且减少运行中期 LVS 检查所需的时间，同时继续为下游流程提供所需的设计信息。LVS 盒子可以消除不完整设计中固有的无效干扰，让设计团队加快设计开发进程，高效利用昂贵的计算资源，从而为最终的全芯片流片验证“节省”相应的时间和资源。……