Verilog部分：自动产生端口信号列表；自动产生信号声明；自动例化（能够识别例化之后连接的变更，优于emacs）自动产生一些有规律的代码（类似generate语句）用户定义参数化模版UVM部分：自动产生interface自动产生uvm_field_*各种uvm类的模版Verilog UVM Aide.pdf 安装:plugin.rar 将vlog_utilities.vim和uvm_utilities.vim拷贝到~/.vim/plugin下面vlog_aide.tar将vlog_aide拷贝到任何目录，假设~/xxx/假设你的rlt文件所在路径为：/proj/aaa/rtl把以下代码添加到你的.cshrc里面setenv VLOG_AIDE_HOME ~/xxxsetenv VLOG_LIBRARY_PATH ~/xxx/libsetenv VLOG_AIDE_RTL_PATH /proj/aaa/rtlExample在vlog_aide/example下面……