Lattice CPLD设计指南。目录如下：目录1介绍61.1特征61.2产品系列和器件选择手册61.3性能分析71.3.1超快性能71.3.2最低功耗82体系结构概述92.1ISPMACH4000 体系结构92.2结构特征112.2.1逻辑分配器和3种速度路径112.2.2带可编程延时的输入寄存器122.2.3灵活的时钟和时钟使能122.2.4初始化控制132.2.5ORP BYPASS多路复用器132.2.6I/O 单元142.2.7OE 控制143设计实现153.1全局约束153.1.1Fitter 选项153.1.2逻辑综合153.1.3利用率选项163.2约束编辑器163.2.1设备设置表173.2.2封装察看/引脚编辑规划173.2.3引脚/节点位置分配173.2.4组分配173.2.5I/O类型设置183.2.6资源预留183.2.7缺省设置183.3资源约束183.3.1使用源约束注意事项193.3.2源约束语法193.4优化设计方法233.4.1ispLEVEL 约束选项控制233.4.2HDL 源文件约束控制244器件应用要点244.14K系列器件VCC和VCCO的作用和连接244.24K系列器件各电源上电时间及要求244.34K系列器件的全局复位244.4关于4K系列器件时钟的用法244.5全局输出使能信号254.6CPLD的I/O口作为双向口使用时应注意的问题254.7关于设计中使用宽多路复用器的问题254.8未使用引脚的处理264.9I/O 5V 兼容问题264.10I/O口的电平设置274.114K系列器件引脚上、下拉电阻,OD,慢摆率特性的设定274.12关于引脚的缺省值和更改294.134K系列器件功耗的计算294.144K系列器件节点温度的计算294.154K器件的热插拔304.16ISPJTAG编程/测试信号304.17CPU加载的频率304.184K系列器件可承受的加载次数304.19加载过程中I/O口的状态304.20综合工具的选择314.21关于约束文件314.22用嵌入的MODELSIM 仿真314.23MODELSIM应用点滴324.244K器件上电电压阀值324.25ISPLEVER3.1中的版本控制功能334.26ISPLEVER3.1中CONSTRAINT EDITOR的GLOBAL CONSTRAINTS设置344.27ISPLEVER中的时序分析355ISPLEVER安装说明355.1ISPLEVER3.0安装说明355.2ISPLEVER3.1安装说明365.3ISPVM SYSTEM安装说明366相关资料367LATTICE技术支持联系方式367……