摘 要:论述了基于CPLD的WatchDog设计,该设计实现对主机CPU运行状态的监控,若看门狗电路在规定时间内未收到主机CPU的＂喂狗＂信号,则输出复位信号复位主机CPU,主机可通过配置专用寄存器设置看门狗＂喂狗＂时间.由于采用VHDL硬件描述语言,容易使设计与其它逻辑设计集成在一起,达到模块化和可重用的效果.[著者文摘]……
