摘　要:研究基于DDS（直接数字频率合成）的任意波信号产生的机理,在FPGA内嵌SOPC,配置了32位的软微处理器NiosII,利用FPGA实现双DDS的相位累加器,通过数字方法直接实现任意波形的各种频率调制。分析了高速相位累加器截断误差,幅度量化误差和D/A非线性引起的杂散分量产生的原因。推导出DDS相位噪声模型,针对信号的频谱成份设计了高阶低通滤波器对输出信号滤波。结合NiosII,设计硬件电路对输出信号进行幅频校正,保证了信号幅值的稳定输出及实际显示数值的一致性。测试表明,信号波形发生器能输出稳定、高带宽、高速度、高精度、低衰减的任意波形,三角波的输出频率大于1MHz,输出信号幅度峰峰值在50mV～20V范围内以10mV的步进调节。[著者文摘]……