资料
  • 资料
  • 专题
基于FPGA的大面阵CCD高帧频驱动电路设计
推荐星级:
时间:2019-12-20
大小:316.36KB
阅读数:146
上传用户:2iot
查看他发布的资源
下载次数
0
所需E币
5
ebi
新用户注册即送 300 E币
更多E币赚取方法,请查看
close
资料介绍
摘 要:介绍了Dalsa公司的33M像素大面阵CCD的内部结构,着重分析了该款CCD的驱动时序。针对大面阵CCD图像传感器帧频较低的缺点,设计了基于现场可编程逻辑门阵列的驱动电路。改进了CCD芯片的偏置电压电路,提出了4路同时输出以提高帧频的电路设计方法,最高帧频可达2.7帧/s,相比单端输出时的0.7帧/s提高了约4倍。选用FPGA作为核心器件,使用VHDL语言设计驱动时序,在ISE和Modelsim环境下对所设计的驱动时序发生器进行仿真实验。实验结果表明,所设计的驱动电路能够满足大面阵CCD高帧频应用。[著者文摘]……
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或 联系我们 删除。
PARTNER CONTENT
相关评论 (下载后评价送E币 我要评论)
没有更多评论了
  • 可能感兴趣
  • 关注本资料的网友还下载了
  • 技术白皮书