资料
  • 资料
  • 专题
第十五篇 - DSP builder 是干啥的?
推荐星级:
时间:2019-12-25
大小:158.19KB
阅读数:383
上传用户:微风DS
查看他发布的资源
下载次数
0
所需E币
5
ebi
新用户注册即送 300 E币
更多E币赚取方法,请查看
close
资料介绍
Altera Nios嵌入式处理器大赛知识讲座 DSP builder 是干啥的? DSPbuilder 就是 Altera 设计用来方便客户设计 DSP 的工具。首先我们了解一个背景,现在 最牛的算法软件毋庸置疑的就是 Matlab 了。或许在统计学,或者其他的数学模型方面有更 加专业的工具,但是对于 DSP 而言,Matlab 是不二的选择。N 多的人在用他来搭建模型。 我们可以把 Matlab 分成 matlab 和 simulink 两部分。Matlab 更多的是对数组进行一系列的计 算,而这种计算是静态的。而 simulink 是使用模块化的方式来搭建一个模型,而这个模型才 是动态化的。当我们用 matlab 做成一个算法的时候,先不用开心太早,因为它完全有可能 是无法实现的。 更多的只是一种理论上的公式。 只有当我们用 simulink 来搭建出一个模型的 时候,我们可以知道,它是可以被实现出来的,无论是软件,或者硬件的方式。 我们小的时候学数学,学乘法,大家一定还有美好的回忆,个位乘,然后进位到十位,然后 在一步一步的算下去,算了长长的一溜,很有成就感的。我记得那个时候我们还要用尺来画 中间的那根线呢,因为老师说那条线要画得直,好像画不直的话就算不出正确答案了(大概 所谓心诚则灵的意思吧) 。后来知道了,这个世界上,居然有一个东西叫做计算器。那个东 西是你无论如何光着脚都撵不上的速度, 而且不会出错 (不过好像也见过 1+1=3 的计算器) 。 我们于是发现自己似乎被骗了, 我们为什么要做那一长串的中间过程呢?是的。 如果我们用 这种方式来考虑问题的话,一边是做好的算法模型,一边是我们的 FPGA 芯片。为什么我 们还需要很辛苦的写什么 Verilog, VHDL 代码呢?就好像在学 Verilog, VHDL 之前我们做什 么?我们学数字电路, 现在还有几个人在用那些与非门搭电路呢?所谓社会的……
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或 联系我们 删除。
PARTNER CONTENT
相关评论 (下载后评价送E币 我要评论)
没有更多评论了
  • 可能感兴趣
  • 关注本资料的网友还下载了
  • 技术白皮书