1.利用CPLD/FPGA提供的软硬件开发环境学习最新逻辑IC设计，以取代TTL/CMOS复杂的硬件设计。2.可使用电路绘图法、ABEL语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。3.CPLD/ FPGA提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬件的运用。4.CPLD/ FPGA每一I/O Pin皆有逻辑状态监视器，以便迅速了解每一引脚状态。5.清楚标示每一管脚的脚位，易于观察和测量。6.使用并口在开发系统下直接下载。7.可在线将CPLD/ FPGA程序到FLASH ROM，实验仪可独立运行，适合大学生EDA电子竞赛。8.可做8051和CPLD/ FPGA的组合电路实验。9.适用于WINDOWS95/98/NT/2000/XP操作系统。10.数万门的现场可编程芯片让设计所思即所得。"……