帖子
  • 帖子
  • 博文
资料
  • 资料
  • 专题
热门搜索： python HarmonyOS 嵌入式 电源 C语言 华为 电子竞赛 单片机 PCB
技术类别：
资料属性：
消耗E币：
  • 技术类别
  • 资料属性
  • 消耗E币
  • 单片机与CPLD的协处理研究
    所需E币：1
    下载：1
    大小：2.84MB
    时间：2019.06.28
    上传者：xld0932
    单片机具有逻辑控制功能灵活、成本低、易于产品化等优点,但单片机作为控制核心,硬件连线复杂、可靠性差,实际应用中需要外加扩展芯片,增加控制系统的体积;CPLD具有集成度高、可靠性好及工作速度快、与外围电
  • CPLD在智能感应照明控制系统中的应用
    所需E币：1
    下载：0
    大小：1.65MB
    时间：2019.06.28
    上传者：xld0932
    针对传统LED照明开关控制模糊等缺陷，设计了CPLD智能照明控制系统。首先介绍采用CPLD进行智能感应照明控制系统的工作原理，分析软硬件设计思路以及遇到的问题。实验表明，智能控制系统改善了传统控制开关
  • CPLD控制下热处理电阻炉温度控制系统的设计
    所需E币：1
    下载：0
    大小：294.15KB
    时间：2019.06.28
    上传者：xld0932
    提出了一种CPLD控制下的热处理电阻炉温度控制系统。通过对热处理工艺及常用箱式电阻炉工作原理进行分析，确定控制对象。然后利用ALTERA公司的5M160ZE64I5N型CPLD可编程逻辑器件作为核心，
  • CPLD加Flash在线升级及配置FPGA
    所需E币：1
    下载：0
    大小：249.93KB
    时间：2019.06.28
    上传者：xld0932
    基于Xilinx公司的Vertext4FPGA嵌入式系统采用Flash作为BootLoader以及操作系统目标文件的存储介质。如果将FPGA的目标文件通过以太网接口发送给处理器，处理器接收到FPGA的
  • 基于CPLD振动冲击存储测试系统的设计
    所需E币：1
    下载：0
    大小：596.63KB
    时间：2019.06.28
    上传者：xld0932
    针对恶劣环境下的加速度、压力、温度等参数的测试要求，结合存储测试技术设计了基于CPLD振动冲击存储测试系统。该系统以CPLD为控制核心，控制整个系统的工作时序和工作状态，并且能够捕获弹体侵彻靶体过程的
  • 基于CPLD与VHDL语言的数字钟设计
    所需E币：1
    下载：0
    大小：1.18MB
    时间：2019.06.28
    上传者：xld0932
    文章介绍了一种利用CPLD进行数字钟设计的方法，设计中采用VHDL语言进行每个模块程序的设计，实现利用数码管进行时、分、秒的显示，利用按键进行时间的设置与调整，并且在CPLD实验板上进行了验证，实现了
  • 基于CPLD与DSP的数字式电抗器的设计
    所需E币：1
    下载：0
    大小：479.86KB
    时间：2019.06.28
    上传者：xld0932
    为了更为准确可行地根据系统内无功状态进行抵消电力线电容效应，设计了一种可以根据系统实时运行状态平滑输出所需感性无功的数字式电抗器。该数字电抗器通过控制二次侧逆变器来改变本身电感线圈的感性电流以尽量抵消
  • 基于CPLD硬件提升帧率的图像采集系统
    所需E币：1
    下载：0
    大小：291.28KB
    时间：2019.06.28
    上传者：xld0932
    目前的CCD图像采集系统中通常采用算法提升图像采集帧率，然而该技术所增加的不真实图像帧数据会导致图像质量下降。针对这一情况，提出了一种基于CPLD(复杂可编程逻辑器件)硬件提升帧率的图像采集方案，并开
  • 基于CPLD天幕靶抗外界干扰技术研究
    所需E币：1
    下载：0
    大小：373.2KB
    时间：2019.06.28
    上传者：xld0932
    为了解决天幕靶输出的目标信号容易受到外界干扰的难题，研究了天幕靶输出真实的目标信号和外界干扰信号的特点，提出了基于ＣＰＬＤ建立抗干扰电路，可以对目标信号和干扰信号进行有效的区分，并通过仿真实验和具体的
  • 基于CPLD实现FPGA的SPI Flash配置
    所需E币：1
    下载：0
    大小：2.49MB
    时间：2019.06.28
    上传者：xld0932
    FPGA在电子通信领域是一种用途广泛的可编程逻辑器件,能否选择合适的程序配置方式是一个重要的问题,关系到FPGA上电后能否快速可靠地进入到工作状态。通过设置FPGA为从串配置模式,利用SPIFlash
  • 基于CPLD设计实现逻辑器件的芯片级检测
    所需E币：1
    下载：0
    大小：1.81MB
    时间：2019.06.28
    上传者：xld0932
    基于CPLD复杂可编程逻辑器件为核心的硬件电路，对某型计算机中所使用的俄制588系列专用大规模集成电路芯片进行性能和逻辑功能测试。该方法能够准确检测芯片故障，大大提高了修理效率。本文论述了利用CPLD
  • 基于CPLD逆变器并联载波同步的分析与设计
    所需E币：1
    下载：0
    大小：1.2MB
    时间：2019.06.28
    上传者：xld0932
    采用数字控制的多台逆变器并联时，由于各自载波不同步会形成高频环流，严重影响系统的稳定性和增加损耗。给出了一种基于CPLD实现载波同步的方法，结合DPLL技术能够使从机在一个开关周期里跟踪主机同步信号，
  • 基于CPLD控制电加热系统的抗干扰设计
    所需E币：0
    下载：3
    大小：54.44KB
    时间：2019.06.28
    上传者：xld0932
    文章对CPLD控制的电加热系统的进行了抗干扰设计，分析了危害系统正常运行的干扰源，提出了一种抗电加热系统的干扰方案，有效地解决CPLD电加热系统的抗干扰问题。
  • 基于CPLD精确控制PWM死区时间的实现
    所需E币：1
    下载：0
    大小：1.89MB
    时间：2019.06.28
    上传者：xld0932
    针对采用分立元件逻辑电路生成的PWM死区时间的不精确和修改时不便利的缺点，文章介绍了一种基于可编程逻辑器件精确控制死区时间的设计实现方案。输入信号可由外部提供也可以由有源晶振分频获得，采用VHDL硬件
  • 基于CPLD和单片机的等精度数字频率计设计
    所需E币：1
    下载：1
    大小：2.85MB
    时间：2019.06.28
    上传者：xld0932
    根据相位重合点理论对等精度数字频率计进行改进，采用该理论可使对标准频率信号和待测频率的计数同时开始，消除了对标准频率信号计数时±1个周期的误差。系统设计主要包括三部分：待测频率的整形放大部分；计数部分
  • 基于CPLD和VHDL的CCD驱动时序电路设计
    所需E币：1
    下载：0
    大小：2.72MB
    时间：2019.06.28
    上传者：xld0932
    本文描述了彩色线阵CCD-TCD2252D驱动电路的时序关系，介绍了一种基于CPLD和VHDL的CCD驱动时序电路设计方法。采用QuartusII9.0对所设计的驱动时序进行仿真，给出了驱动电路的设计
  • 基于CPLD和ISA总线的IO端口扩展
    所需E币：1
    下载：0
    大小：205.14KB
    时间：2019.06.28
    上传者：xld0932
    提出了一种使用复杂可编程逻辑器件(CPLD)实现ISA总线扩展IO端口的解决方案，分析了ISA通信接口、输入输出接口和控制单元设计要点，同时给出读写数据流程。设计的端口扩展模块稳定可靠。
1 ...207208209210211212213214... 500下一页
上传