帖子
  • 帖子
  • 博文
资料
  • 资料
  • 专题
热门搜索： python HarmonyOS 嵌入式 电源 C语言 华为 电子竞赛 单片机 PCB
技术类别：
资料属性：
消耗E币：
  • 技术类别
  • 资料属性
  • 消耗E币
  • 基于CPLD与VHDL语言的数字钟设计
    所需E币：1
    下载：0
    大小：1.18MB
    时间：2019.06.28
    上传者：xld0932
    文章介绍了一种利用CPLD进行数字钟设计的方法，设计中采用VHDL语言进行每个模块程序的设计，实现利用数码管进行时、分、秒的显示，利用按键进行时间的设置与调整，并且在CPLD实验板上进行了验证，实现了
  • 基于CPLD与DSP的数字式电抗器的设计
    所需E币：1
    下载：0
    大小：479.86KB
    时间：2019.06.28
    上传者：xld0932
    为了更为准确可行地根据系统内无功状态进行抵消电力线电容效应，设计了一种可以根据系统实时运行状态平滑输出所需感性无功的数字式电抗器。该数字电抗器通过控制二次侧逆变器来改变本身电感线圈的感性电流以尽量抵消
  • 基于CPLD硬件提升帧率的图像采集系统
    所需E币：1
    下载：0
    大小：291.28KB
    时间：2019.06.28
    上传者：xld0932
    目前的CCD图像采集系统中通常采用算法提升图像采集帧率，然而该技术所增加的不真实图像帧数据会导致图像质量下降。针对这一情况，提出了一种基于CPLD(复杂可编程逻辑器件)硬件提升帧率的图像采集方案，并开
  • 基于CPLD天幕靶抗外界干扰技术研究
    所需E币：1
    下载：0
    大小：373.2KB
    时间：2019.06.28
    上传者：xld0932
    为了解决天幕靶输出的目标信号容易受到外界干扰的难题，研究了天幕靶输出真实的目标信号和外界干扰信号的特点，提出了基于ＣＰＬＤ建立抗干扰电路，可以对目标信号和干扰信号进行有效的区分，并通过仿真实验和具体的
  • 基于CPLD实现FPGA的SPI Flash配置
    所需E币：1
    下载：0
    大小：2.49MB
    时间：2019.06.28
    上传者：xld0932
    FPGA在电子通信领域是一种用途广泛的可编程逻辑器件,能否选择合适的程序配置方式是一个重要的问题,关系到FPGA上电后能否快速可靠地进入到工作状态。通过设置FPGA为从串配置模式,利用SPIFlash
  • 基于CPLD设计实现逻辑器件的芯片级检测
    所需E币：1
    下载：0
    大小：1.81MB
    时间：2019.06.28
    上传者：xld0932
    基于CPLD复杂可编程逻辑器件为核心的硬件电路，对某型计算机中所使用的俄制588系列专用大规模集成电路芯片进行性能和逻辑功能测试。该方法能够准确检测芯片故障，大大提高了修理效率。本文论述了利用CPLD
  • 基于CPLD逆变器并联载波同步的分析与设计
    所需E币：1
    下载：0
    大小：1.2MB
    时间：2019.06.28
    上传者：xld0932
    采用数字控制的多台逆变器并联时，由于各自载波不同步会形成高频环流，严重影响系统的稳定性和增加损耗。给出了一种基于CPLD实现载波同步的方法，结合DPLL技术能够使从机在一个开关周期里跟踪主机同步信号，
  • 基于CPLD精确控制PWM死区时间的实现
    所需E币：1
    下载：0
    大小：1.89MB
    时间：2019.06.28
    上传者：xld0932
    针对采用分立元件逻辑电路生成的PWM死区时间的不精确和修改时不便利的缺点，文章介绍了一种基于可编程逻辑器件精确控制死区时间的设计实现方案。输入信号可由外部提供也可以由有源晶振分频获得，采用VHDL硬件
  • 基于CPLD和单片机的等精度数字频率计设计
    所需E币：1
    下载：1
    大小：2.85MB
    时间：2019.06.28
    上传者：xld0932
    根据相位重合点理论对等精度数字频率计进行改进，采用该理论可使对标准频率信号和待测频率的计数同时开始，消除了对标准频率信号计数时±1个周期的误差。系统设计主要包括三部分：待测频率的整形放大部分；计数部分
  • 基于CPLD和VHDL的CCD驱动时序电路设计
    所需E币：1
    下载：0
    大小：2.72MB
    时间：2019.06.28
    上传者：xld0932
    本文描述了彩色线阵CCD-TCD2252D驱动电路的时序关系，介绍了一种基于CPLD和VHDL的CCD驱动时序电路设计方法。采用QuartusII9.0对所设计的驱动时序进行仿真，给出了驱动电路的设计
  • 基于CPLD和ISA总线的IO端口扩展
    所需E币：1
    下载：0
    大小：205.14KB
    时间：2019.06.28
    上传者：xld0932
    提出了一种使用复杂可编程逻辑器件(CPLD)实现ISA总线扩展IO端口的解决方案，分析了ISA通信接口、输入输出接口和控制单元设计要点，同时给出读写数据流程。设计的端口扩展模块稳定可靠。
  • 基于CPLD和DSP的高精度永磁同步电动机驱动控制器的设计与实践
    所需E币：1
    下载：0
    大小：314.45KB
    时间：2019.06.28
    上传者：xld0932
    随着永磁同步电机的广泛应用，对控制系统的性能要求更高，不单要具备较高的控制精度及性能，还要尽量降低系统成本。文中从永磁同步电动机控制原理入手，分析该永磁同步电动机的特点及其分类，介绍基于CPLD、DS
  • 基于CPLD和DS1020的多道数字延迟脉冲发生器
    所需E币：1
    下载：0
    大小：1.32MB
    时间：2019.06.28
    上传者：xld0932
    讨论了一种可用于飞行时间质谱仪（TOF）的小型多通道时序系统，研制一种新型高精度的可编程数字延迟/脉冲发生器。采用单片机（MCU）作为微控制器，通过可编程逻辑器件（CPLD）和可编程数字延迟线（DS1
  • 基于CPLD和ARM完成短波发射机自动调谐控制的设计与实现
    所需E币：1
    下载：0
    大小：131.77KB
    时间：2019.06.28
    上传者：xld0932
    伴随着电子技术的快速发展，广播行业也在逐渐迎来新的发展时期，特别是有人留守和无人值班的运行管理模式推出之后，广播行业中的短波发射机自动化运行已经成为其必然的发展趋势，而想要实现这一模式的正常运行，自动
  • 基于CPLD高精度恒流源技术的呼吸体积描记系统的设计
    所需E币：1
    下载：1
    大小：281.29KB
    时间：2019.06.28
    上传者：xld0932
    利用呼吸感应体积描记（ＲＩＰ）技术测量呼吸参数已得到了越来越广泛的认可，针对人体呼吸运动引起传感线圈的电感量变化非常小（小于几百ｎＨ），一般系统难以保证精确性和适用性问题；硬件设计采用了高精度恒流源，
  • 基于CPLD电子脱扣器设计与功能测试
    所需E币：1
    下载：0
    大小：253.87KB
    时间：2019.06.28
    上传者：xld0932
    直流断路器是确保舰船供配电系统和用电设备安全的重要开关设备之一，而断路器的故障保护功能最终是由脱扣器来控制完成的。本文按照舰船某型直流限流装置的功能需求，完成了对基于CPLD电子脱扣器的设计，对该脱扣
  • 基于CPLD的自适应高精度时统模块设计
    所需E币：1
    下载：0
    大小：1.28MB
    时间：2019.06.28
    上传者：xld0932
    通过分析影响时统模块自守时精度的因索，给出传统时统模块自守时精度低的原因，提出了基于CPLD的自适应高精度时统模块的硬件设计和CPLD逻辑设计方法；通过仿真及实际测试结果表明，基于CPLD的自适应高精
1 ...202122232425262728... 77下一页
上传