帖子
  • 帖子
  • 博文
资料
  • 资料
  • 专题
热门搜索： python HarmonyOS 嵌入式 电源 C语言 华为 电子竞赛 单片机 PCB
技术类别：
资料属性：
消耗E币：
  • 技术类别
  • 资料属性
  • 消耗E币
  • DAC数字位宽对底噪影响测试
    所需E币：0
    下载：17
    大小：872.81KB
    时间：2019.09.11
    上传者：1271048181_833989317
    DAC的底噪收到采样时钟，自身热噪，数字躁底等共同作用。这里想通过实验查看数字躁底对DAC底噪的影响，特别是在LTE系统，系统指标要求没有GSM严苛的情况下，是不是可以降低数字链路的位宽，对下行链路处
    DAC 数字位宽 底噪
  • 1.8V 5.2 GHz 差分结构CMOS 低噪声放大器
    所需E币：0
    下载：11
    大小：218.19KB
    时间：2019.05.28
    上传者：feiniao2008
    摘要:无线接收机小型化及低成本的发展趋势,要求人们解决高集成度及低功率的问题,从而推动了将射频部分与基带电路部分实现单片集成的研究,我们给出了利用0.18μmCMOS工艺设计的5.2GHz低噪声放大器
1 ...303132333435363738
上传