原创 如何使用QII中In-System Memory Content Editor

2009-7-24 11:28 9694 10 9 分类: FPGA/CPLD

In-System Memory Content Editor


          QuartusII提供工具实时修改存储器中的存储值,这就是In-System Memory Content Editor。


          首先分析该工具的好处和限制,使用该工具显然方便了FPGA的调试,可以实时更改RAM或者Rom中的数值,特别是在配置调整FIR的系数时候非常实用。使用该工具的要求,必须利用Jtag,目前只支持实时修改常数(constant)、单口RAM以及ROM。另外此工具最好只是用来调试,因为器件掉电重启以后Memory还是会加载其初始值(除非工程重新更改初始值并重新编译)。


       接下来介绍如何使用此工具:


       1)、在例化Constant、RAM或者ROM的时候首先要使能In-System Content Editting;


       2)、重新编译加载器件;


       3)、启动In-System Memory Content Editor;


       4)、对常数或者存储器内容进行读写操作。


 


       下面图示上述各个步骤。


        图一:使能ISMCE


0cbde119-1cbd-4d8e-a85d-302d1dc5eb37.JPG


说明一下上图,上图是一个例化常数的例子,将该16bit的常数的初值设置为x“ABCD”,当时你ISMCE的时候最好给实例取一个Instance ID,因为在实际设计中可能存在多个实例需要区分,这里我们将该常数ID设为“Con”。


     图二,ISMCE调试界面


点击看大图


说明一下上图,首先对于如何打开该工具这里不作介绍。上图中包含两个实例,一个是图一中我们例化的常数(其ID为Con),另一个是ROM(这里它的ID是Won)。我们注意到这例化常数的时候我们设置的初始值为x“ABCD”,这里我们通过此工具更改了其值为x“CDEF”,在通过“Write data to In-system memory”命令写入到器件,此时可以同时通过SignalTapII来观察数值是否已被更新。请注意当未执行“read data from In-system memory”命令的时候我们看到的值是一堆问号,如上图中ROM。此外,同SignalTapII当Instance manage中存在多个Instances的时候可以通过双击某个Instance来使其处于当前有效Instance。

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

开发工匠 2024-1-31 12:03

写的好,学习和交流

用户1605975 2014-12-23 22:58

这个应该和设计者是否选择了对 地址 和 输出q 进行pipeline有关吧 因为FIFO也是用RAM资源做的

coyoo 2014-11-14 13:11

囧,这个联想太强大了,呵呵。我修改下标题

用户403664 2014-11-14 11:06

内文标题之所以能出现,我猜可能是因为你从word导入的,系统一时没有识别

用户403664 2014-11-14 11:05

你看标题哦!FPG*片--Apian是敏感词,我们也很抱歉啊!

coyoo 2014-11-14 09:15

哪个词是敏感词?CS吗?

用户403664 2014-11-14 08:44

不好意思,被敏感掉的词语,大家都看到啦。还得麻烦你重新上传图片呢
相关推荐阅读
coyoo 2024-12-25 14:13
ALTERA Cyclone 10器件的使用-8:特定的上电顺序
概述 Intel 要求用户为其10代FPGA器件使用特定的上电和掉电顺序,这就要求用户在进行FPGA硬件设计的时候必须选择恰当的FPGA供电方案,并合理控制完整的供电上电顺序。经过在Cyclone 1...
coyoo 2024-12-22 11:46
AD9218子板在新处理板上表现的问题
概述 新的数据处理板融合了数字和数据处理功能模块,计划采用ADI的4通道串行ADC芯片代替之前的并行ADC。由于初次使用,所以初次设计时预留了AD9218的子板的插槽。 在调试AD9633功能的同时并...
coyoo 2024-12-14 17:15
在Cyclone 10 GX器件上实现高精度TDC探索
概述 Cyclone 10 GX器件的ALM结构与Cyclone V类似,所以在Cyclone 10 GX器件上实现TDC功能理论上是可以完全参考甚至移植自Cyclone V系列的成功案例。但是,现实...
coyoo 2024-12-10 13:28
Cyclone V GX FPGA设计TDC的优化问题
概述 通过前面的研究学习,已经可以在CycloneVGX器件中成功实现完整的TDC(或者说完整的TDL,即延时线),测试结果也比较满足,解决了超大BIN尺寸以及大量0尺寸BIN的问题,但是还是存在一些...
coyoo 2024-12-03 12:20
比较器检测模拟脉冲说明(四)
概述 说明(三)探讨的是比较器一般带有滞回(Hysteresis)功能,为了解决输入信号转换速率不够的问题。前文还提到,即便使能滞回(Hysteresis)功能,还是无法解决SiPM读出测试系统需要解...
coyoo 2024-11-16 13:54
不同ADC采样同一前端模拟信号时转换用时差异分析
概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时,采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因,并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
EE直播间
更多
我要评论
1
10
关闭 站长推荐上一条 /3 下一条