原创 第一个有点用处的Tcl/Tk脚本-MIF生成器

2012-12-3 12:59 3471 15 25 分类: FPGA/CPLD 文集: TCL/TK

项目中用到了ROM,rom的大小深度4096,数据宽度21bit,存储的是0到4095的倒数,一开始利用exel表生成这些倒数,今天试试用TCL写了个程序也实现了此功能:


点击看大图


生成的数据直接符合Altera的MIF文件格式,小程序提供save as接口将生成的数据保存成*.mif格式。这是该程序的代码:https://static.assets-stash.eet-china.com/album/old-resources/2009/8/19/20b5cc35-06c9-4306-9309-e992254c1a34.rar。


 


---------------------------------------------------------------------------------------------


最近有点空,把这个小工具修改了一下,增加了参数设置的菜单:


点击看大图


更新后的代码:https://static.assets-stash.eet-china.com/album/old-resources/2009/9/2/86f7c3b6-df3b-4b79-b2a9-7f15a4b343a4.rar。

tcl
PARTNER CONTENT

文章评论10条评论)

登录后参与讨论

用户1208903 2015-5-4 10:22

感谢分享!

用户1828471 2015-5-2 18:06

谢谢分享。

coyoo 2011-5-27 13:40

Hi lvyanfei1217: TCL代码需要TCL解析器解析的,你在网上很容易找得到的。

用户1417216 2011-5-20 07:49

你好,这个tcl需呀在什么环境下运行?

用户1616146 2011-3-25 14:18

感谢您的分享。

用户1236847 2010-7-23 15:23

实验很需要 谢谢 参考学习

coyoo 2009-9-1 10:02

殊途同归,呵呵

用户124183 2009-8-30 17:08

我直接用标准C写的,也蛮方便的。 http://blog.ednchina.com/craftor/246624/message.aspx#

coyoo 2009-8-20 11:43

关于程序打包的问题,我正在学习riple推荐的Visual Tcl工具,发现打包后的exe文件太大了,一般都达到了11Mb了。该工具的设计者说可以将不需要的部件不打包,但是我还没有找到怎么来实现,昨天郁闷了半个下午。

coyoo 2009-8-20 11:40

是不是解析器版本问题啊?我看到有些老版本确实需要专门的汉化插件。 我今天从quartus_stp启动gui的时候汉字也是显示乱码,我们知道Altera老早就不支持中文输入,所以跟Altera的解析器有关。 不知道老兄用的那个版本?我这边是ActiveTcl8.6
相关推荐阅读
coyoo 2024-12-25 14:13
ALTERA Cyclone 10器件的使用-8:特定的上电顺序
概述 Intel 要求用户为其10代FPGA器件使用特定的上电和掉电顺序,这就要求用户在进行FPGA硬件设计的时候必须选择恰当的FPGA供电方案,并合理控制完整的供电上电顺序。经过在Cyclone 1...
coyoo 2024-12-22 11:46
AD9218子板在新处理板上表现的问题
概述 新的数据处理板融合了数字和数据处理功能模块,计划采用ADI的4通道串行ADC芯片代替之前的并行ADC。由于初次使用,所以初次设计时预留了AD9218的子板的插槽。 在调试AD9633功能的同时并...
coyoo 2024-12-14 17:15
在Cyclone 10 GX器件上实现高精度TDC探索
概述 Cyclone 10 GX器件的ALM结构与Cyclone V类似,所以在Cyclone 10 GX器件上实现TDC功能理论上是可以完全参考甚至移植自Cyclone V系列的成功案例。但是,现实...
coyoo 2024-12-10 13:28
Cyclone V GX FPGA设计TDC的优化问题
概述 通过前面的研究学习,已经可以在CycloneVGX器件中成功实现完整的TDC(或者说完整的TDL,即延时线),测试结果也比较满足,解决了超大BIN尺寸以及大量0尺寸BIN的问题,但是还是存在一些...
coyoo 2024-12-03 12:20
比较器检测模拟脉冲说明(四)
概述 说明(三)探讨的是比较器一般带有滞回(Hysteresis)功能,为了解决输入信号转换速率不够的问题。前文还提到,即便使能滞回(Hysteresis)功能,还是无法解决SiPM读出测试系统需要解...
coyoo 2024-11-16 13:54
不同ADC采样同一前端模拟信号时转换用时差异分析
概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时,采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因,并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
EE直播间
更多
我要评论
10
15
关闭 站长推荐上一条 /3 下一条