最近看了一篇文章,也转到了我的博里了,讲的是LVDS、CML以及PECL接口以及相互之间的对接。
个人总结这种差分高速串行接口互联应该注意下面三个问题:
关于AC和DC耦合转的那篇文章中有详细的描述,这里引用某人的一次精辟论述:
关于耦合网络,Altera带Transceiver的FPGA内部Transceiver IO bank已经集成了部分电路,客户设计电路的时候一般只需注意在路径上加入隔直电容就可以了。举个例子,Altera的Transceiver IO一般是支持CML接口,如果客户的时钟芯片提供给FPGA的参考时钟是LVDS标准,那么就涉及了LVDS发送,CML接收的问题,如果采用AC耦合,Altera推荐电路仅是在两根差分线上各串一个电容即可,因为部分耦合网络FPGA内部有考虑。
最近一次看NS的研讨会,他们出了一个LPDS的接口标准,也是差分高速串行标准。“LP”即Low Power。NS有很多Transceiver芯片,实现buffer功能,说白了就是增加驱动。大部分这些芯片输入端是CML,而输出的信号是LPDS,往往这些芯片有去加重功能(De-Emphasis)和均衡功能(Equalization)。
提起这个去加重,如果接触过Altera带Transceiver的FPGA的同志应该了解,Altera的这些产品中的GXB均有预加重和均衡的功能。所谓预加重是在Transceiver的发送端(Transmitter)可以设置的参数,针对信号中的高频。所谓的均衡是在接收端(Receiver)可以设置的参数,针对信号中的低频。上面提到的NS芯片中的去加重是针对低频并且也是针对发送端可以设置的参数,但是这里的发送端只是NS芯片的发送端,其实对整个链路来说已经属于接收端了,因为NS的芯片其实就是整个链路中的一个“中继”。大家可以查查预加重和去加重的真正含义可以了解到在调频电路中预加重和去加重是一对反过程,即预加重在发送端增强信号中高频分量,而在去加重是在接收端减少相应的高频分量。所以不要和NS芯片中的去加重混淆,我可以把NS芯片归为整个接收器的一部分,这样就不难理解芯片的去加重和均衡功能都是针对信号中的低频分量的。
文章评论(0条评论)
登录后参与讨论