原创【博客大赛】有关Stratix IV GX的CMU使用

 2014-11-5 12:16  1672 16 16 分类: FPGA/CPLD 文集: ALTERA FPGA

昨天在总结StratixIVGX的Transceiver模块的时候说道Altera的开发板并未使用到CMU通道，其实这个说法是不对的，今天在看其一款SI（即研究Transceiver信号完整性的开发板）开发板上发现是使用了CMU通道的，如图1所示：

图1：Stratix IV GX SI开发板原理图截图

如图1所示，QL0和QL2的CMU通道的RX都用于Transceiver参考时钟的输入，而QL1中的两个CMU通道都用于实现Transceiver功能了。有了这个信息，我们后面就可以放心大胆的去使用CMU来实现transceiver功能，只要其速度不超过6G即可。

图1显示的是该芯片一半的Transceiver通道，也即左侧的Transceiver，其实还有右侧的transceiver这里没有显示，对于altera的这款开发板来说，其根本没有使用右侧的transceiver，即全部做了悬空处理。对于后续产品来说，可以结合参考其pcie和SI开发板的设计，两个pcie硬核，我们只需使用一个即可。因为x4即可满足需求，所以根据布板情况，预留QL0或QR0的四个transceiver模块用于pcie，其中的CMU用于给pcie提供参考时钟。剩下的transceiver模块可以用于其它的点对点传输（共22个通道，故必然要使用某些CMU通道，即24-4=20，剩余20个普通transceiver通道，必然至少使用2个CMU通道作为transceiver）。