原创 【博客大赛】奇怪的Stratix IV GX高速串行模块

Altera的Stratix IV GX系列在安排Transceiver模块的时候有点奇怪，在大型号，比如GXB通道在24个及以上的时候，每个Transceiver block里面有4个普通的Transceiver通道，中间还有两个CMU通道，如图1所示。

图1：Stratix IVGX超过24个Transceiver通道的器件

图1有点不太清楚，我们可以截取局部来观察，如图2所示：

图2：一个Transceiver block

之前的高速串行器block之中并无这种CMU通道，根据手册介绍，普通的Transceiver通道可以run到8.5G，而这种CMU通道只能run到6G。通过查看Altera自己的开发板，没有找到任何一款开发板直接将这种CMU通道当做Transceiver来使用，而只是将其作为Transceiver的参考时钟输入通道。比如图3就是其PCIe开发板的原理图设计：

图3：基于StratixIVGX的PCIe原理图设计（部分截图）

可以看到图3中，CMU通道是作为PCIe的参考时钟输入，如果查看完整的原理图，可以发现，整个fpga还使用了其它CMU通道来引入Transceiver的其它的参考时钟，而未使用的CMU通道，RX直接通过10K电阻下拉到地，TX则保持悬空处理。该处理和普通的Transceiver通道处理一样。

那么，我们能否将CMU通道当做Transceiver来使用呢？通过咨询技术支持，以及阅读器件手册，答案应该是可以的，只是这种通道是一种“非完整”的GXB，即模块内只有PMA，并不包含PCS模块，所以需要用户自行设计逻辑来实现PCS模块。

本人有个项目使用了StratixIVGX的器件，型号是EP4SGX180KF40I2。当时选择这个型号就是因为该型号包含了24个普通的Transceiver通道，还有12个CMU通道，最初我们评估有22个通道即已足够，随着项目的发展，必须要在该fpga之中实现一个add-in的pcie功能，所以超过了24个常规Transceiver通道。所以必须将之前使用常规gxb通道的功能调整到使用CMU通道，腾出足够的普通的GXB通道来实现pcie功能，而且具体到pcie功能，该芯片里面集成了pcie的硬核，而要使用硬核，那么就必须使用固定位置的常规GXB通道。

所以，接下来的任务除了研究如何开发并使用pcie的问题，还有如何使用CMU通道的问题。