原创 【博客大赛】DDS的逻辑实现
这篇文章是看博客大赛中小墨的下面博文后写成的：http://bbs.ednchina.com/BLOG_ARTICLE_3028795.HTM
感谢小墨同学无私奉献了原始工程。
最近有点时间，看了小墨的文章，并将其文章附件中的工程下载下来跑了下。由于小墨采用的是Verilog编写的代码，个人更喜欢VHDL代码，也是为了加深理解他的工程，就将其改成了VHDL版本，逻辑实现功能并未有实质改变。
此外，由于我手上没有带DAC的板子，所以就去掉了DAC部分，也没有按钮控制输入接口，故将其该由虚拟JTAG来控制频率字、相位字以及波形选择。虚拟JTAG控制平台如下图所示：
通过“FWord”、“PWord”和“WaveSel”三个按钮以及参数输入窗口对DDS进行控制。
将工程修改完成后，下载到我的EP2C5的板子上，跑出来的效果分别如下所示：
上图是通过虚拟JTAG平台控制选择方波，注意频率字这时候设置的非常大，也就是说方波的频率很高，系统时钟我用的是100MHz，这里是为了效果显示，频率字不得不设置较大，否则SignalTap II很难显示周期性变化的波形，以下其它波形类似。
以上是正弦波
上图为三角波
上图为锯齿波
我们注意到上面虽然四种波形频率控制已经实现了，但是相位控制均为0，我在试图控制改变正弦波相位的时候，发现波形错乱，如下图所示：
目前该问题原因待查，故这里先不将由瑕疵的工程上传，只记录问题。
-------------------我是华丽丽的分割线------------------
问题似乎已经找到了，在加入相位控制字的时候，没有考虑到ROM地址加上偏移后会超出8-bit地址范围，所以需要判断是否超出，否则会误读下一帧的数据。
修改前代码为：
when sin_wave => rom_addr <= fre_add_sig + pword_sig;--正弦波
修改后代码应该为：
when sin_wave =>
if(fre_add_sig + pword_sig)<256 then
rom_addr <= fre_add_sig + pword_sig;--正弦波
else rom_addr <= (fre_add_sig + pword_sig)-256;
end if;
其它波形续进行类似修改。
- 上一篇： SoC FPGA配置与启动
- 下一篇： 【博客大赛】高速差分IO评估（LVDS）
文章评论（2条评论）
登录后参与讨论
EE直播间
更多
-
第三代功率半导体器件测试解决方案 直播时间： 03月06日 10:00
关闭
站长推荐
/1 
/1
-
返回顶部
-
用户1002262 2015-5-5 08:42
飞言走笔 2015-5-4 10:47