最新发表 推荐阅读 明星博主 原创博文 年度排行 博文排行 博文评论 FPGA/CPLD MCU/ 嵌入式 模拟 电源/新能源 测试测量 通信 智能手机 处理器与DSP PCB 汽车电子 消费电子 智能硬件 物联网 软件与OS 采购与分销 供应链管理 工程师职场 EDA/ IP/ 设计与制造 无人机 机器人/ AI 医疗电子 工业电子 管理
coyoo 明星博主
文章：395 阅读：1507079 评论：689 赞：5847
基于FPGA的TDC设计
好友 私信 个人主页

原创 Type0配置写函数

2019-8-8 14:46 3067 23 4 分类: FPGA/CPLD 文集: Xilinx PCIe仿真模型
在前面了解PCI配置空间、TLP以及Type0配置读的基础上，本文介绍Type0配置写子函数。该子函数产生一个Type0配置写TLP，先来看具体代码：
  1. /************************************************************
  2. Task : TSK_TX_TYPE0_CONFIGURATION_WRITE
  3. Inputs : Tag, PCI/PCI-Express Reg Address, First BypeEn
  4. Outputs : Transaction Tx Interface Signaling
  5. Description : Generates a Type 0 Configuration Write TLP
  6. *************************************************************/
  8. task TSK_TX_TYPE0_CONFIGURATION_WRITE;
  9. input [7:0] tag_;
  10. input [11:0] reg_addr_;
  11. input [31:0] reg_data_;
  12. input [3:0] first_dw_be_;
  13. begin
  14. if (trn_lnk_up_n) begin
  16. $display("[%t] : Trn interface is MIA", $realtime);
  17. $finish(1);
  19. end
  21. TSK_TX_SYNCHRONIZE(0, 0, 0);
  23. trn_td <= #(Tcq) {
  24. 1'b0,
  25. 2'b10,
  26. 5'b00100,
  27. 1'b0,
  28. 3'b000,
  29. 4'b0000,
  30. 1'b0,
  31. 1'b0,
  32. 2'b00,
  33. 2'b00,
  34. 10'b0000000001, // 32
  35. COMPLETER_ID_CFG,
  36. tag_,
  37. 4'b0000,
  38. first_dw_be_, // 64
  39. COMPLETER_ID_CFG,
  40. 4'b0000,
  41. reg_addr_[11:2],
  42. 2'b00, // 32
  43. reg_data_[7:0],
  44. reg_data_[15:8],
  45. reg_data_[23:16],
  46. reg_data_[31:24] // 64
  47. };
  49. trn_tsof_n <= #(Tcq) 0;
  50. trn_teof_n <= #(Tcq) 0;
  51. trn_trem_n <= #(Tcq) 2'b00;
  52. trn_tsrc_rdy_n <= #(Tcq) 0 ;
  54. TSK_TX_SYNCHRONIZE(1, 1, 1);
  56. trn_tsof_n <= #(Tcq) 1;
  57. trn_teof_n <= #(Tcq) 1;
  58. trn_trem_n <= #(Tcq) 2'b00;
  59. trn_tsrc_rdy_n <= #(Tcq) 1;
  61. end
  62. endtask // TSK_TX_TYPE0_CONFIGURATION_WRITE
有了对Type0配置读的了解，那么理解上面的代码就容易很多了，TLP前面32bit和配置读一样，唯一的区别在于TLP最后32bit带了1DW的写数据。写数据通过函数第三个参数调用的时候引入。

需要注意的是，上述代码中两次调用了函数TSK_TX_SYNCHRONIZE，第一次调用（TSK_TX_SYNCHRONIZE(0, 0, 0);），只是为了同步trn_clk和trn_tdst_rdyn_n，之后TLP信息被赋值给trn_td。第二次调用（TSK_TX_SYNCHRONIZE(1, 1, 1);）是为了同步信号，也是为了将TLP信息添加到本地buffer，并最终发送到输出log。也就是说，我们在仿真的时候看到很多下图所示的信息都是第二次调用函数TSK_TX_SYNCHRONIZE的时候处理，第二次调用除了在仿真的时候的打印输出下图所示的信息外，还将TLP信息Log到输出文件（tx.dat和rx.dat）

这里有个疑问是在TSK_BAR_SCAN函数中，对每个BAR先使用Type配置写，写入的数据是”P_ADDRESS_MASK   = 32'hffff_ffff;“，源代码给出的注释是对BAR空间写PCI_MASK来找到range。接着使用Type0配置读刚刚被写入MASK值的BAR空间，读回的数据保存在BAR_INIT_P_BAR_RANGE[?]里，也就是所谓“找到range”。我的问题是，为什么对BAR空间写入MASK后，再对其进行type0读就可以得到range？
PCIe BAR 仿真 Xilinx

作者： coyoo， 来源：面包板社区

链接： https://mbb.eet-china.com/blog/uid-me-1010859.html

版权声明：本文为博主原创，未经本人允许，禁止转载！

写原创有奖励！2024面包板原创奖励正在进行中

文章评论（0条评论）

登录后参与讨论
coyoo 明星博主
文章：395 阅读：1507079 评论：689 赞：5847
基于FPGA的TDC设计
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
0
23
关闭 站长推荐上一条 /2 下一条
  • 帖子
  • 博文