差分对等长约束问题处理
概述
最近需要修改电路板，进行差分对等长处理的时候，之前加的差分对约束出现问题，具体如图1所示，差分对F2CLK的F2CLK_N网络重复囊括了两端IC到电阻R85线段，而不是象P端那样只是两个IC两个PIN直接的线段。
图1：差分对某个分支出现“重复”线段
造成这个问题的原因是分析的时候认为R85的模型为IC，而不是分离阻容。解决该问题的方法有很多，这里给出两种。
解决方法一
在Allegro的PCB Editor的Analyze菜单下选择Model Assignment...命令，如图2所示。之后进入SI Design Audit界面，在该界面下不要进行任何操作，直接点击ok按钮进入下一个界面。
图2：
在弹出的对话框直接选择“Yes”，进入Signal Model Assignment界面，如图3所示。在图3所示的界面之间执行“Auto Setup”命令，完成后点击ok按钮退出Signal Model Assignment界面即可。
图3：
完成以上操作后，还需要将之前出问题的差分对约束全部删除，并重新创建即可解决上述问题了。
解决方法二
切换下软件工作环境，如图4所示，用SI。切换后，用Logic，用partlist命令点击阻容后，如图5所示。
图4：
图5：
如图5所示，在Class属性下，阻容的属性为IC。修改成分离器件，然后点击Modify，最后保存，返回到之前画图环境就OK了。
参考
[1] 于博士视频
作者： coyoo， 来源：面包板社区
链接： https://mbb.eet-china.com/blog/uid-me-1010859.html
版权声明：本文为博主原创，未经本人允许，禁止转载！
文章评论（1条评论）
登录后参与讨论
相关推荐阅读
-
coyoo 2024-11-16 13:54
- 不同ADC采样同一前端模拟信号时转换用时差异分析
- 概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时，采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因，并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
-
- ALTERA Cyclone 10器件的使用-7：FPGA片内RAM资源利用率思考
- 概述 项目使用的FPGA目标器件为Cyclone 10 GX系列规模最大一颗料，由于功能升级增加了功能模块更多，发现器件片内RAM不够使用了。为了探索片内RAM使用的利用率问题，从代码RTL级与编译软...
-
- 转知乎：幽灵般的人体成像技术-PET
- 幽灵般的人体成像技术——PET - 知乎...
-
- AD9633默认情况下调试记录（二）
- 概述 所谓默认情况，即如器件手册中图2所标示那样。对应AD9633的调试，除了涉及到ADC自身，还需要兼顾前端驱动器，系统中AD9633驱动器使用了差分运算放大器，这里不在赘述，笔者已有相关文章论述。...
-
- AD9633默认情况下调试记录（一）
- AD9633在旁路SPI接口时如何在FPGA逻辑中确认字边界概述 AD9633与FPGA之间的LVDS接口初调试，ADC可以通过SPI接口对其内部寄存器进行各项配置。在SPI接口未调通之前，对LVDS...
-
- 比较器检测模拟脉冲说明（三）
- 概述 继续说明（二）探讨的比较器使用问题，然后延展到高速比较器选型问题。第四次迭代已经修正了比较器与后级或门器件的互联端接问题，然而比较器输出仍然在较低参考阈值电压设置时出现了问题。本文主要探索该问题...
EE直播间
更多
-
无线前沿新技术与测试技术峰会-线上直播 直播时间： 12月05日 09:30 -
首场直播发布： Keysight AP5000 系列新型高性价比模拟信号源 直播时间： 12月06日 10:00 -
功率表的基础知识及其校准 直播时间： 12月10日 10:00
关闭
站长推荐
/2 
/2
-
返回顶部
-
开发工匠 2024-6-5 09:35