差分对等长约束问题处理
概述
最近需要修改电路板，进行差分对等长处理的时候，之前加的差分对约束出现问题，具体如图1所示，差分对F2CLK的F2CLK_N网络重复囊括了两端IC到电阻R85线段，而不是象P端那样只是两个IC两个PIN直接的线段。
图1：差分对某个分支出现“重复”线段
造成这个问题的原因是分析的时候认为R85的模型为IC，而不是分离阻容。解决该问题的方法有很多，这里给出两种。
解决方法一
在Allegro的PCB Editor的Analyze菜单下选择Model Assignment...命令，如图2所示。之后进入SI Design Audit界面，在该界面下不要进行任何操作，直接点击ok按钮进入下一个界面。
图2：
在弹出的对话框直接选择“Yes”，进入Signal Model Assignment界面，如图3所示。在图3所示的界面之间执行“Auto Setup”命令，完成后点击ok按钮退出Signal Model Assignment界面即可。
图3：
完成以上操作后，还需要将之前出问题的差分对约束全部删除，并重新创建即可解决上述问题了。
解决方法二
切换下软件工作环境，如图4所示，用SI。切换后，用Logic，用partlist命令点击阻容后，如图5所示。
图4：
图5：
如图5所示，在Class属性下，阻容的属性为IC。修改成分离器件，然后点击Modify，最后保存，返回到之前画图环境就OK了。
参考
[1] 于博士视频
作者： coyoo， 来源：面包板社区
链接： https://mbb.eet-china.com/blog/uid-me-1010859.html
版权声明：本文为博主原创，未经本人允许，禁止转载！
文章评论（1条评论）
登录后参与讨论
相关推荐阅读
-
coyoo 2024-12-25 14:13
- ALTERA Cyclone 10器件的使用-8：特定的上电顺序
- 概述 Intel 要求用户为其10代FPGA器件使用特定的上电和掉电顺序，这就要求用户在进行FPGA硬件设计的时候必须选择恰当的FPGA供电方案，并合理控制完整的供电上电顺序。经过在Cyclone 1...
-
- AD9218子板在新处理板上表现的问题
- 概述 新的数据处理板融合了数字和数据处理功能模块，计划采用ADI的4通道串行ADC芯片代替之前的并行ADC。由于初次使用，所以初次设计时预留了AD9218的子板的插槽。 在调试AD9633功能的同时并...
-
- 在Cyclone 10 GX器件上实现高精度TDC探索
- 概述 Cyclone 10 GX器件的ALM结构与Cyclone V类似，所以在Cyclone 10 GX器件上实现TDC功能理论上是可以完全参考甚至移植自Cyclone V系列的成功案例。但是，现实...
-
- Cyclone V GX FPGA设计TDC的优化问题
- 概述 通过前面的研究学习，已经可以在CycloneVGX器件中成功实现完整的TDC（或者说完整的TDL，即延时线），测试结果也比较满足，解决了超大BIN尺寸以及大量0尺寸BIN的问题，但是还是存在一些...
-
- 比较器检测模拟脉冲说明（四）
- 概述 说明（三）探讨的是比较器一般带有滞回（Hysteresis）功能，为了解决输入信号转换速率不够的问题。前文还提到，即便使能滞回（Hysteresis）功能，还是无法解决SiPM读出测试系统需要解...
-
- 不同ADC采样同一前端模拟信号时转换用时差异分析
- 概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时，采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因，并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
EE直播间
更多
-
第三代功率半导体器件测试解决方案 直播时间： 03月06日 10:00
关闭
站长推荐
/1 
/1
-
返回顶部
-
开发工匠 2024-6-5 09:35