原创 DDR SDRAM的接口FPGA程序 Verilog 2

2008-1-26 19:39 3820 5 4 分类: 通信

更新了DDR读和写,08-1-26


DQ DQS DM 接口暂未设计 testbench已更新


rar

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
5
关闭 站长推荐上一条 /3 下一条