Verilog的标准，IEEE出品。
- 上一篇： [转]液晶滚动显示汉字（仿真）
- 下一篇： ModelSim官方教程
文章评论（1条评论）
登录后参与讨论
相关推荐阅读
-
用户124183 2010-10-04 18:48
- [Craftor原创]基于Verilog的I2C总线驱动设计
- 摘要：此版本的设计中，笔者将协议里对总线的操作细分为4个，即起始(Start)、写(Write)、读(Read)、停止(Stop)，并给对应的操作编码：起始(1000)、写(0100)、读(0010)...
-
- 4/8/16/32/64位乘法器的设计
- 4/8/16/32/64位乘法器的设计，单个时钟周期运算出结果。思路如下：4位乘法器a,b输入，y输出。使用case语句，对于输入a，y输出是b输入的16种可能。单个周期内可以输出结果。8位乘法器a,...
-
- 除法器的设计与仿真（Verilog&VHDL）
- 最近在做算法，要用到除法。本来想使用除法器的IP核，但发现Xilinx的除法器IP核是流水线的，如果是批量的数做除法，自然是很快，也很方便。而我的算法中需要将前一次的结果算出来之后，再到下一次运算里做...
-
- Modelsim中添加Xilinx仿真库
- 不少朋友在刚接触Xilinx的FPGA时，对仿真库的编译和使用不是很了解，而官方的说明也不是很详细，而且看起来有些费劲，这里Craftor给出在Modelsim中编译和使用Xilinx库的详细教程，P...
-
- 周末写了个51单片机软核
- 为了弥补这段时间的罪过，这个周末决定做宅男，写程序。其实酝酿51软核已经有好几个月时间了，之前是因为在一个地方卡住了，中间停止了。上周五上班的时候突然来了灵感，一下子想通了，呵呵代码不长，1000多行...
-
- 深入研究Modelsim之使用do文件仿真（1）
- Modelsim的仿真功能非常强大，本文介绍使用do脚本仿真单个Verilog或者VHDL文件的操作过程，希望对大家有用！以带时钟和复位信号的计数器为例，代码如下：module counter ( ...
EE直播间
更多
-
精密半导体参数测试解决方案 直播时间： 01月08日 10:00
关闭
站长推荐
/3 
/3
-
返回顶部
-
用户1602598 2013-1-14 13:45