原创 加速维特比编码

维特比译码是种截然不同的信号处理器，它应用于GSM蜂窝移动电话。GSM采用维特比译码的目的是从含有噪声的通信信道中提取出有用的信息符号。维特比译码方法采用“维特比蝶形”运算操作，该操作包括8个逻辑操作（4个加法操作、2个比较操作和2个选择操作），并执行8个维特比蝶形运算操作来对所接收到的数字信号信息流中的每个符号进行译码。

在通常情况下，RISC处理器需要50到80个指令周期才能完成一个维特比蝶形运算。一个高端的超长指令字DSP（如TI的TMS320C6?XX）只需要1.75个时钟周期就可以完成一个维特比蝶形运算。Tensilica的指令扩展语言TIE允许用户在Xtensa处理器体系结构ISA中增加一条维特比蝶形运算指令。该设计使用了处理器中可配置的128位I/O总线来每次加载8个符号、增加流水线硬件。上述方法的结果是每个蝶形运算的平均执行时间为0.16个时钟周期。一个没有经过扩展的Xtensa处理器执行维特比蝶形运算需要42个时钟周期，因此这种蝶形运算的执行硬件（大约增加11,000个逻辑门）可以获得250倍的性能提升。