原创 TI Davinci-TMS320DM6446芯片架构

Features
  Core
         ARM926EJ-S™ (MPU) Core
T       MS320C64x+™ DSP Core
  Memory
         On-Chip L1/SRAM: 112 KB DSP, 40 KB ARM
         On-Chip L2/SRAM: 64 KB DSP
  Peripherals
          Video Processing Subsystem
          Front end – Resizer, image processing engine, 16-bit digital input
          Back end – Integrated OSD, four video DACs, 24-bit digital RGB output
          Package: 23mm x 23mm - 361-Pin BGA
   Benefits
The highly integrated DM6446 Digital Video processor enables OEMs and ODMs to quickly bring new products to market at low consumer price points
Video Encode/Decode
H.264 BP D1 encoding, simultaneous H.264 BP CIF coding
H.264 MP, 30-fps SD decoding, VC1/WMV9 D1 SD decoding, MPEG-2 MP SD decoding, MPEG-4 ASP D1 SD decoding

视频处理子系统VPSS：概述
VPSS前端
CCD控制器CCDC
预览器Previewer
图像缩放Resizer
硬件自动白平衡、自动对焦、自动曝光H3A
VPSS后端
支持图形、字符叠加OSD
视频编码器
4路54MHz DAC，提供各种模拟视频输出组合
多种格式数字视频输出

视频处理子系统VPSS前端：CCD控制器
电荷耦合器件控制器CCDC
通过A/D和时序发生器接口16-位CCD/CMOS图像传感器
可支持最高75MHz的传感器时钟
提供8-/16-位BT.656标准接口

视频处理子系统VPSS前端：预览器Previewer
预览器Previwer：硬件实现图像格式的转换
预览器的输入为传统的RGB格式
预览器的输出为YCbCr 4:2:2格式
输入到预览器的数字视频数据既可来自CCDC，也可来自外部存储器

视频处理子系统VPSS前端：缩放器Resizer
缩放器Resizer：硬件实现图像大小的缩放
从预览器或外部存储器接收数据
缩放范围从1/4x～4x
水平和垂直方向的缩放比例相互独立

视频处理子系统VPSS前端：H3A
H3A：硬件实现自动对焦、自动白平衡、自动曝光
只接受RBG图像数据格式
将图像细分为像素块
2维像素块
像素块的大小、位置可编程
对像素块进行累加和峰值统计以实现3A

视频处理子系统VPSS后端：OSD
OSD：硬件实现图形、字符叠加
同时支持2个视频窗和2个图形、字符（OSD）窗口
支持8种视频窗数据与OSD窗数据混合的方法

视频处理子系统VPSS后端：模拟视频输出
支持480P/576P NTSC/PAL标准模拟视频输出
4-通道10-位D/A输出，可产生各种组合的模拟视频输出
复合视频
超级视频（S-Video独立的亮度和色度）：用2-通道D/A
分量视频（YPbPr或RGB）：用3-通道D/A
复合视频 + 分量视频：用4-通道D/A
内部产生彩色条（100/75%）

视频处理子系统VPSS后端：数字视频输出
时钟可编程，最高可达75MHz
支持多种数字视频输出格式
16-位YCbCr
8-位YCbCr
BT.656
24-位RGB
用于数字RGB输出的低通滤波器
可编程时序发生器
支持主／从操作方式
内部产生彩色条（100/75%）