原创 从10M到100Gbps，以太网芯片接口(一)

标准的10M/100M以太网MAC芯片与PHY芯片间的接口是MII(介质无关接口)。MII是一个4bit位宽，频率为25MHz的接口。一个标准的MII接口需要16个管脚。它有2个变种,以便在多端口应用时减少管脚。RMII（reduced MII）使用2bit 50MHz的数据和少量控制信号，一个单端口只需要6个管脚。SMII(serial MII)将数据和控制信号合并到一个125MHz的数据流里。使用SMII，10个端口可以只使用22个管脚，因为这些端口可以共用同步信号和时钟信号。RMII和SMII都不是官方的标准，但是很多PHY芯片的领导厂商都支持。

GMII是千兆位以太网的标准，它有8bit的数据工作在125MHz。GMII的发送方向和接收方向使用独立的时钟和数据。为了减少多端口应用时的管脚数量，HP（惠普）和CISCO分别开发了RGMII和SGMII两个版本。它们是事实上的标准，只有GMII是IEEE标准。GMII需要25个管脚，RGMII只需要12个管脚，而SGMII只需要4-6个管脚。

Cisco最新的标准是QSGMII(quad SGMII)，它把4个SGMII信号复合到一条链路上，发送方向和接收方向都如此。QSGMII在多端口的交换芯片或者多端口PHY芯片上很有用。它和SGMII使用同样多的管脚但是却把速度从1.25Gbps提高到5Gbps，除掉8b/10b的开销，还有4Gbps的数据率。

和GMII一样，RGMII也使用125MHz时钟，但是它使用双沿。通过提高有效的时钟率，RGMII只使用4bit数据。RGMII一开始使用2.5V的电平标准，后来它的v2.0版本改为1.5V HSTL电平。

SGMII是一个波特率为1.25Gbps的串行接口，它使用差分信号和8b/10b编码。协议定义了发送方向和接收方向的时钟和数据。然而，时钟可以从数据中恢复出来，这让单独的时钟变得没有必要。典型的PHY芯片应用使用了CDR（时钟数据恢复），但是典型的交换芯片没有这么做，这造成了一个6个管脚的接口。SGMII使用LVDS电平。

GMII的另一个变种是TBI(10-bit interface)。TBI一般用来连接光模块（现在的光模块大多都使用SGMII接口了），它也有一个精简的版本(RTBI)。