原创 【博客大赛】用对待信号的态度设计精密电源

        刚做完几个项目，来做点记录。跟大伙交流交流。本人没怎么做过电源。这个项目是头一个。一直做模拟信号高速信号的我，对待电源的认识很浅，望大家多多提意见。为我指点指点哈。

       是这么个事情。实验室买了一套十几万的光模块（本人是某大学光接入网实验室的研究生），这个模块是又贵又脆。对电源要求非常挑剔~~工作的最小电源电压是3v3，最大是3v4，功率到不是很大，0.5w的样子。而且，超过3.4就烧，一烧就十几万没了。。。。。。这个模块对静电毫无抵抗力，所以要给他做电源不怎么好弄。这个光模块有个供电口和三个可调节的直流偏执口。

      头次做电源，做这么个精细的电源，我是这么思考的：

     1.电压在3v3--3v4，那么就是说纹波峰峰不能过100mv

     2.启动电源时的浪涌一定不能有，否则就跪了。。。。。。

      3.应该要有个保护，万一有人上电电压大了，或者烧坏了什么东东，板子的反应应该是断电不工作而不是短路

      4.光模块工作在25GHz，电源除了安全性好意外，还要保证性能好，能支持射频器件

      基于上面几点的考虑，我试着用设计信号的态度设计这么个东东。（现在想想，除了最基本的理论外，其实，模拟和电源差不太多~~~）

      对于第一点和第四点，那没什么大问题。我之前做过12.5G的射频板，对于芯片选型和电路设计没什么问题。因为考虑到纹波的大小跟负载的轻重有关。所以，我选了5V输入，3.3V输出的射频LDO，并且用俩（因为一个能支持的最大电流是0.15A）。一个单独负责供电，另一个负责3路可调偏执电压。这样每个LDO都不会工作在大负载下。另外，选用LDO而不是DC/DC也是为了降低纹波。

       对于浪涌，我第一个想到的是LDO软启动。。。。。。但芯片貌似不支持。想外加RC自己做个延时，却发现芯片自己内部有下拉，高电平工作。那么，对地并个电容也没有意义。关注到手册中芯片在使能拉高后，输出会延迟缓慢升高（大概0.1ms），虽然不知道他的延迟是不是满足我这边浪涌的时间，但。。。。。。have a try，输出的浪涌就算有也不会大吧。(对于对设计负责的态度，这话说的多没有底气啊)

  所以，我就在输入端加了TVS保护，串了一个肖特基和自恢复保险丝做了个简单保护。

      这个LDO输入不能过5v5。所以，我就在输入端做了个保护电路。

        以上就是所有这个设计的原理图部分。PCB也画好了，目前在加工中，先文章写着，等待调试结果，如果性能好的，一定跟大家说，不过我有感觉应该差不了。反正这个电源的难点在于精细和保护，不在效率。先上个PCB：