原创 BCD码与二进制互转(含Verilog代码)(二)

2015-10-14 10:44 1605 9 10 分类: FPGA/CPLD

在知道如何将之后(见BCD码与二进制互转(含Verilog代码)(一)),BCD码转二进制就简单多了,二进制转BCD的反运算不就可以得到了嘛(从下到上重新走一遍,大家可以在纸上换算一算)。即右移减三,唯一不同的是判断条件。其实也很好理解。BCD码是逢十进一,二进制四位逢十六进一。转二进制的条件即为16/2=8(右移)。其它步骤跟BCD码与二进制互转(含Verilog代码)(一)中一样。

BCD转二进制的时序逻辑代码如下:
4.gif
5.gif
6.gif
组合逻辑代码如下:更新一个8bit代码

文章评论1条评论)

登录后参与讨论

用户1862671 2016-1-12 16:28

上海奥世信息科技有限公司,恭祝大家元旦快乐! 我们提供完善的FPGA设计开发、嵌入式系统、板卡设计开发等相关解决方案,更多更详尽的信息请登录www.aoshi-tech.cn 查看,期待与您合作。

用户1862671 2015-12-30 14:20

上海奥世信息科技有限公司,恭祝大家元旦快乐! 我们提供完善的FPGA设计开发、嵌入式系统、板卡设计开发等相关解决方案,更多更详尽的信息请登录www.aoshi-tech.cn 查看,期待与您合作。

用户1862671 2015-12-8 13:44

更多详情请登陆上海奥世信息科技有限公司官网查询,期待与您的合作!

用户432850 2015-10-13 16:36

怎么看到代码
相关推荐阅读
洋仔 2023-03-07 19:51
时钟约束小练习
400m时钟使用sigma_delta算法产生(a)m的时钟使能clk_en,用来平滑156m时钟带来的vld(vld是有缺口的),然后使用400m时钟与clk_en进行时钟的2分频,产生clk_b,...
洋仔 2022-07-05 16:23
PRBS码型生成器&验证器结构
1.生成器结构2.验证器结构        PRBS Error :高电平有效,代表出错...
洋仔 2022-01-12 11:15
基于vcs+uvm+xilinx ip的仿真平台的半自动化搭建
1. 总体概述1.1软件环境   系         统:ubuntu 18.04&nbs...
洋仔 2021-12-24 09:35
Vivado仿真UVM
1.修改仿真配置在Settings->Simulation->1.1Target simulator为默认配置Vivado Simulator1.2在以下位置修改配置Compliation->xsim...
洋仔 2021-12-23 17:30
Vivado调用VCS仿真
1.编译仿真库Tools->Compile Simulation Libraries在Simulator executable path中添加vcs 仿真器可执行文件的位置2.修改仿真配置在Setti...
洋仔 2021-07-06 15:40
Vivado的一些tcl命令记录(待补充)
1.Report Clock Networks  report_clock_networks -name {network_1}2.分析设计中逻辑级数的分布  report_des...
我要评论
1
9
关闭 站长推荐上一条 /2 下一条