原创 Altera SerDes组件介绍之发送器相位补偿FIFO

Altera SerDes组件介绍之发送器相位补偿FIFO

TX TX Phase Compensation FIFO外围结构：

       TX 相位补偿FIFO主要完成对低速并行时钟与FPGA 架构接口时钟之间的相位差异进行补偿以达到FPGA其他逻辑的数据到Serdes中PCS中的跨时钟域的同步。确定FPGA架构和发送器PCS之间的可靠的数据传输。FIFO 为4 个字深，有2到3个并行时钟周期间的延迟。

分为绑定基本模式和非绑定基本模式

n  非绑定基本模式

Ø  独立的FIFO读写指针和使能

n  绑定基本模式

Ø  所有发送器相位补偿FIFO共享同一FIFO读写指针和使能

Ø  控制信号共享 => 所有绑定通道FIFO相同的不确定性延时 => 较低的发送器通道至通道偏移