原创 SerDes概述

SerDes是SERializer和DESerializer的英文缩写，即串行收发器。

SERializer即串行发送单元，用高速时钟调制编码数据流；

DESerializer即串行接收单元，从数据流中恢复时钟信号，并解调还原数据，包含有CDR（Clock and Data Recovery，时钟数据恢复单元）或者CRU（Clock Recorery Unit）.

SerDes技术的应用很好的解决了高速系统数据传输的瓶颈，节约单板面积，提高系统的稳定性。

典型的SerDes接口通常由发送通道和接收通道组成，编码器、串行器、发送器以及时钟产生电路组成发送通道；解码器、解串器、接收器以及时钟恢复电路组成接收通道。串行器需要时钟产生电路，时钟产生电路通常由锁相环PLL来实现。解串器需要时钟和数据恢复电路CDR，时钟恢复电路通常也是由锁相环实现，有多种实现形式：相位差值、过剩采样等。比如还有些辅助电路如环路自测试、内部误码率测试等。典型的SerDes接口如下图：

目前所提供的高速串行物理层I/O有三种结构：

• LVPECL(Low Voltage Pseudo Emitter Coupled Logic)
• CML(Current Mode Logic)
• VML(Voltage Mode Logic)