原创 波形发生器模拟部分电路图

2010-11-15 22:25 2867 9 10 分类: 模拟

前段时间做的波形发生器外围的模拟部分电路图,呵呵。这个波形发生器类似正弦波,信号输出是0-5v的类似正弦波经过占空比调制的pwm波。外围主靠RC滤波电路将其变成正弦波,但这个正弦波是0v-5v的,需要经过减法运算电路,然后放大,最后成为-5v到+5v的波形。



信号主要有R17和C23组成RC滤波电路,根据需要选配,可以调节w2电位器使波形中心电压为0v。输入的R17和R40分压后变成0-2.5v的正弦波了,经过减法电路,变成-1.25-+1.25v,故需放大四倍。

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户377235 2014-4-17 11:31

一楼的办法非常可行~太感谢了~删掉工程目录下的incremental_db.终于解决了这个问题!!

用户377235 2012-9-26 16:47

删除工程目录下 incremental_db文件,然后重新用quartus9.0打开编译就可以了。

用户1650588 2012-4-17 11:01

我今天也遇到这样的问题了,有可能打开的是高版本的文件了

用户377235 2011-12-16 10:44

这是ALTERA 内部错误,重新编译就OK乐. 估计ALTERA QUARTUS 9.0 正版应该没有这个问题。骏龙公司**的LINCESE 有问题。造成内部错误!

用户303379 2011-3-23 11:56

谢谢
相关推荐阅读
用户282447 2011-01-19 17:05
stm32使用fsmc时地址移位问题
stm32平台使用fsmc时,当操作数据宽度为8位时,HADDR【25:0】与FSMC【25:0】对齐,当操作的数据为16位时,HADDR【25:1】与FSMC【24:0】对齐,HADDR【0】未接。...
用户282447 2011-01-05 19:42
verilog分频
fpga程序里经常会遇见给一个50 MHZ的clk,然后产生一个可变频率的clk‘。尤其是在电机控制中,加减速需要便频率,而fpga中除法又比较耗资源。今天看到一个程序,觉得思想不错,整理如下。   ...
用户282447 2011-01-01 23:47
2011,回顾从前
毕业第一年。    2010很快过去了,大学生活也已经成了历史,貌似很近,又貌似很远。    2011已经来临,是时候该回顾回顾自己大学至今都在做什么了。俗话说,男的把电脑当游戏机,女的把电脑当影碟机...
用户282447 2010-12-24 11:33
sdram verilog程序
sdram芯片用的是hy57v641620hgt-7,fpga用的是EP1C6Q240C8,晶振是50M,经过PLL倍频至125M,系统clk时钟是125M,sdram时钟相移-3ns程序是根据特权的...
用户282447 2010-12-24 11:26
串口verilog程序
发一个自己写的串口程序,波特率115200,一位起始位,8个数据位,一个停止位接收采用8倍过采样。下面有4个module,uart是顶层模块,uart_rx是接收模块,uart_tx是发送模块,uar...
用户282447 2010-11-27 18:58
tft verilog驱动
       使用的TFT为群创7寸液晶屏AT070TN83,分辨率为800*480FPGA为ep1c6q240c8,晶振为50M       首先介绍一下TFT接口       1和2脚VLED,4...
我要评论
1
9
关闭 站长推荐上一条 /3 下一条