原创 简谈Intel Lakefield处理器,反攻Arm之策

2020-7-10 09:33 1559 17 5 分类: 处理器与DSP 文集: 笔记
谈下这两天 Intel 发布的 Lakefield 处理器。AnandTech 前两天发了一篇长文来解释这颗处理器,这篇文章我扫了一眼,绝对是当今尖端半导体工艺的绝佳科普文,所以我决定做全篇翻译:但因为最近事情太多了,我挖的坑也实在有点多,得往后排。这里我概括一下这篇文章,看不懂的同学可以等全文。

首先呢,三星的 Galaxy Book S 笔记本已经开始采用这颗芯片了——日程上的 ThinkPad X1 Fold 和 Surface Neo(去年微软展示的一款 9 寸双屏设备)也有推产品的计划。Lakefield 应该是 Intel 的第一颗异构处理器产品(这里单纯是指 CPU 部分的异构),就是很多人熟知的大小核设计——不过和诸位的理解可能略有些小差异。我觉得这是 Intel 对 Arm 的一个反攻计划。

光看这颗芯片(采用 3D 堆叠技术的一枚 SoC)计算 die(3D 堆叠的最上层)的话,CPU 部分是 5 个核心。1 个“大”核心是 Sunny Cove,就是十代酷睿处理器 Ice Lake 的那个核心;4 个“小”核心就是诸位熟悉的 Atom 凌动处理器(名为 Tremont 的核心)。这两组不同核心的相对性能与功耗关系大致如上图...
如果四个 Tremont 小核全开的话,这个相对关系就会有变化,具体如下图。所以怎么调度,要高效发挥两种核心的效率,其实还是考验功力的;毕竟实际工作中的负载状态,应该是介于上面这张图和下面这张图之间的状态。

和很多人想的不同的是,Intel 自己说 4 个 Atom 处理器核心会负责重负载和并行性能需求,毕竟有 4 个核心;而酷睿大核则是在用户加载应用、触屏操作,或者滚动浏览器的时候会第一时间响应。所以其调度理念跟 Arm 的那种大小核还是不一样的。

Lakefield 采用的是 Intel 的 Fevoros 堆叠技术,堆叠技术的优点和缺点这里不谈——其实网上相关的资料已经不少了。也就是说这颗 SoC 叠了几层,顶层是计算 die,其 die shot 如下图,主体上包括了核显和 CPU,用的是 10nm+ 工艺。核显部分其实也是 Ice Lake 类似的设计,不过频率应该会更低——很显然,高通的设计是给 Intel 造成了压力的。
Intel 似乎有提到,其中酷睿大核去掉了 AVX-512 相关的晶体管。上层这片 die 的面积在 82.x mm²,40.5 亿晶体管,13 个金属层...

下层 base die/interposer die 这里就不多说了,参数党应该并不怎么关心,这层的工艺是 22FFL。底层 die 包含一些音频 codec、I/O 资源;另外就是 PoP 封装最最上层堆了一个 DRAM,有 8GB、4GB 可以选配,LPDDR4X-4266......这部分并非来自 Intel...具体是怎么个堆叠关系,如下图...


Sunny Cove 大核就不谈了,因为算是很有名了,Ice Lake 的核心——Intel 今年的主要成果,虽然暂时只应用在了 U 系列低压处理器领域。
这里说一说小核心的 Tremont,这是今年新推的 Atom 处理器微架构,乱序设计(光这一点其实就意味着比 Arm 的小核心要更重性能),相比上一代的提升比较大。首先是新的双 3-wide decoder...(酷睿是 5-wide decoder),能够管理双数据流。Intel 说这个设计会比单纯的 6-wide decoder 要效率更高,也可以在设计上有更大的 μop cache(貌似 Atom 没有 μop cache?)...
另外就是 Tremont 核心的 L1-D cache,升级到 32KiB...且延迟未增长;貌似还有新指令...

Lakefield 处理器部分可能存在的问题包括,第一是软件层面的。桌面领域的软件,普遍默认现在的处理器都是同构结构的,但现在来了一个大小核设计的处理器,而且两者的指令都有差别,这在很多时候会造成错误。所以在设计上,好像 Intel 做了一些妥协,比如前面提到的,Sunny Cove 移除了 AVX-512 单元,保持两部分核心一些基本的指令支持的一致性(待确认)。
Intel 需要跟微软合作去搞 scheduler 做线程调度,这个工作其实是不容易的,需要考虑的东西也非常多——尤其 1+4 这种在很多场景下要确保体验,存在较大调度难度的设计。不过估计也没什么,因为 Windows on Arm 的经验有一些了,Windows 在 x86 平台可能还有一些先天的基础优势。
有关 1+4 这种搭配方案,在手机领域其实没有多少可借鉴的经验。而且 Intel 之所以这么做,很可能是因为 Sunny Cove 大核心的占地面积太大了,在 82mm² 的 die size 上面塞不下两个大核了。从实际性能考虑,两个大核,可能会是更合理的搭配。所以 Lakefield 的实际性能如何,其实是值得深究的。

整体尺寸加周边,比 Intel 以前的板子小了很多,基本上跟现在高通平台的方案差不多,而且还考虑塞 LTE Modem(下图,明摆着就是看 Arm 的那些 Windows 本子很不爽...)

这个处理器具体的 SKU,如下图,大核有更高的睿频;闲时功耗 2-3mW,睡眠模式下总算也有真正的长续航了;产品名称还是在“酷睿”系列之下,也切分 i3/i5;
另:这个产品定位其实是偏高端的,而且设备价格都不会便宜,起码跟骁龙 8cx 同一定位。比如 Surface Book Neo 会用这个处理器。


最后说下预期的性能,Intel 公布的成绩是,相比超低压的 Amber Lake i7-8500Y(5W TDP),新结构的单线程性能高 12%(SPEC2006),图形性能高 70%,每瓦性能高 24%;另外,考虑有大核和没大核的设计,Intel 宣称前者比后者的 web 性能高出 33%,效率高出 17%(因为四个小核全开,实际上效率比不上单个大核)...
这些数据其实并不令人意外,因为 Sunny Cove 原本就应该有 IPC 的提升,而且 Lakefiled 相比酷睿超低压,也有 TDP 的一丢丢优势。看起来跟高通骁龙 8cx 打,可能会有点勉强...
而且从 NotebookCheck 已经公开的 Galaxy Book S 的测试结果,Cinebench R15 单线程得分是 88分,比不上酷睿超低压 Amber Lake,这表明在调度上的思路的确跟我们想的不大一样(跟 SPEC2006 测试还不大一样?);多线程测试,也更倾向于让小核心满载,而让大核闲置——表明 Intel 设定可能就是这样,估计也是基于功耗、温度考量。
感觉这样的话,略有点小失望。请等我的全文翻译。

作者: 欧阳洋葱, 来源:面包板社区

链接: https://mbb.eet-china.com/blog/uid-me-3893689.html

版权声明:本文为博主原创,未经本人允许,禁止转载!

文章评论0条评论)

登录后参与讨论
相关推荐阅读
欧阳洋葱 2020-08-08 03:04
PS5游戏机:AMD秒杀英伟达的开始
这篇文章主要是给大家推荐一个视频,提供一个思路——视频在本文末尾,不过看我的这篇文章也够了。这则视频的很多内容,其实是值得商榷的(尤其制作视频的这位 Coreteks 大嘴真的是什么都说得出来)。这个...
欧阳洋葱 2020-08-01 15:20
有关Intel 7nm工艺延后的八卦消息,情况可能更糟
我期望通过面包板来整理一些,我从外媒看到的部分热点消息。不过我比较懒,不想花太多时间去综合,所以在我个人面包板博客的“笔记”分类中,这些资讯将以偏草稿的方式呈现,供各位阅览。这则有关 Intel 7n...
欧阳洋葱 2020-07-29 12:20
现代传感器,是怎样模拟人类5感的?
从历史的某个时刻开始,我们用“智能手机”,并且随时代发展有了“智能家居”“智能楼宇”“智慧城市”“智能照明”……这里的“智能”和“智慧”从直觉来看究竟体现在哪儿?最早感受“智能手机”的震撼,恐怕是在十...
欧阳洋葱 2020-07-28 16:38
比Intel快2倍的传说,苹果Mac用自家处理器的一点想法
苹果 PowerPC 时代,我在上高中。那时有件事我印象很深刻。当时我们班有个很懂计算机的人,拿着一本计算机杂志,跟我安利 iMac G4,说你看这个电脑多好看啊,多牛逼啊,比 Windows 电脑不...
欧阳洋葱 2020-07-13 11:34
7nm究竟是指晶体管的哪部分?14nm是7nm的四倍?
其实我之前发 7nm 工艺介绍相关的文章的时候,就提到过:我们说 7nm 工艺,那 7nm 这数字究竟还存在毛意义?它大概除了用于表现在市场上某一个工艺节点,数字本身已经没有任何意义了。至少,台积电、...
广告
EE直播间
更多
我要评论
0
17
广告
关闭 热点推荐上一条 /6 下一条