原创 基于FPGA的数字滤波设计—理论知识3滤波器的选择

2013-10-18 09:52 1441 17 17 分类: FPGA/CPLD 文集: 基于FPGA的数字滤波设计

2.1.4滤波器的选择

前面已经介绍了IIRFIR数字滤波器的基本理论,选择哪一种滤波器取决于每种类型滤波器的优点在设计中的重要性,以及滤波器资源消耗情况(FPGA),运算时间(处理器)。

为了能在实际工作中恰当地选用合适的滤波器,现将两种滤波器特点比较分析如下:

(1) 选择数字滤波器是必须考虑经济问题,通常将硬件的复杂性、芯片的面积或计算速度等作为衡量经济问题的因素。在相同的技术指标要求下,由于IIR数字滤波器存在输出对输入的反馈,因此可以用较少的阶数来满足要求,所用的存储单元少,运算次数少,较为经济。例如,用频率抽样法设计一个阻带衰减为20dBFIR数字滤波器,要33阶才能达到要求,而用双线性变换法只需45阶的切比雪夫IIR滤波器就可达到同样的技术指标。这就是说FIR滤波器的阶数要高510倍左右。

(2) 在很多情况下,FIR数字滤波器的线性相位与它的高阶数带来的额外成本相比是非常值得的。对于IIR滤波器,选择性越好,其相位的非线性越严重。如果要使IIR滤波器获得线性相位,又满足幅度滤波器的技术要求,必须加全通网络进行相位校正,这同样将大大增加滤波器的阶数。就这一点来看,FIR滤波器优于IIR滤波器。

(3) FIR滤波器主要采用非递归结构,因而无论在理论上还是在实际的有限精度运算中它都是稳定的,有限精度运算误差也较小。IIR滤波器必须采用递归结构,极点必须在z平面单位圆内才能稳定。对于这种结构,运算中的舍入处理有时会引起寄生振荡。

(4) 对于FIR滤波器,由于冲激响应是有限长的,因此可以用快速傅里叶变换算法,这样运算速度可以快得多。IIR滤波器不能进行这样的运算。

(5) 从设计上看,IIR滤波器可以利用模拟滤波器设计的现成的闭合公式、数据和表格,可以用完整的设计公式来设计各种选频滤波器。一旦选定了已知的一种逼近方法(如巴特奥兹,切比雪夫等),就可以直接把技术指标带入一组设计方程计算出滤波器的阶次和系统函数的系数(或极点和零点)FIR滤波器则一般没有现成的设计公式。窗函数法只给出了窗函数的计算公式,但计算通带和阻带衰减仍无显式表达式。一般FIR滤波器要借助于计算机。

(6) IIR滤波器主要是设计规格化、频率特性为分段常数的标准低通、高通、带通和带阻滤波器。FIR滤波器则灵活很多,例如频率抽样法可适应各种幅度特性和相位特性的要求。因此FIR滤波器可设计出理想正交变换器、理想微分器、线性调频器等各种网络,适应性很广。而且,目前已经有很多FIR滤波器的计算机程序可供使用。

 

FIR滤波器

IIR滤波器

设计方法

一般无解析的设计公式,要借助计算机程序完成

利用AF的成果,可简单、有效地完成设计

设计结果

可得到幅频特性(可以多带)和线性相位(最大优点)

只能得到幅频特性,相频特性未知,如需要线性相位,须用全通网络校准

稳定性

极点全部在原点(永远稳定)无稳定性问题

有稳定性问题

阶数

结构

非递归系统

递归系统

运算误差

一般无反馈,运算误差小

有反馈,由于运算中的四舍五入会产生极限环

1 两种滤波器特点比较分析

采用FIR还是IIR滤波器设计,有时可能难以抉择,下面给出几条基本原则以供参考。一般来说,IIR滤波器需要的存储器和乘法运算更少,因而效率高于FIR滤波器。IIR滤波器可以根据以前的模拟滤波器设计经验来设计。IIR滤波器可能会出现不稳定问题,但如果通过级联二阶系统来设计更高阶滤波器,则发生这一问题的可能性大大降低。另一方面,对于给定的截止频率响应,FIR滤波器需要更多抽头和运算,但具有线性相位特性。FIR滤波器采用有限的数据历史工作,如果某些数据损坏(例如ADC闪烁码),则FIR 滤波器仅针对N-1个样本发生响铃振荡。然而,因为反馈,IIR滤波器的响铃振荡时间将显著延长。如果要求陡峭的截止频率并且处理时间至关重要,则IIR椭圆滤波器是合适之选。如果乘法运算量不是非常大,并且要求线性相位,则应选择FIR滤波器。

 

文章评论0条评论)

登录后参与讨论
我要评论
0
17
关闭 站长推荐上一条 /2 下一条