原创 【TI博客大赛】TI C2000 Delfino TMS320F28335 GPIO引脚的输入限制

以上介绍的两个寄存器主要是为GPIO的采样窗限制功能进行了必要的配置。下面我引入图1（Qualification Using Sampling Window）和图2（Input Qualifier Clock Cycles），来使大家清楚地知道GPIO的输入限制是怎样完美的去除我们不需要的噪声的。

图1：Qualification Using Sampling Window

图2：Input Qualifier Clock Cycles

因为输入的信号时异步的，为了同步，在限制窗开始之前必须要有一个 SYSCLKOUT 的延迟。在图2中，输入限制将忽略这个尖刺小脉冲。QUALPRD位域值限制采样周期，8位值范围为0~255。当QUALPRD为0时，无限制输入，此时采样周期与SYSCLKOUT同步。对于任意一个“n”值，限制周期 = 2*n个系统时钟周期（SYSCLKOUT），即每2*n个系统时钟周期，GPIO引脚进行一次采样。当6个采样都为同一个值时，才可以确定一个输入。具体的采样周期的配置和采样窗的配置可参考上文列出的表格。