原创 智力竞赛抢答计时器的设计（转贴）

一、    课题说明
在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。同时，还可以设置计时、计分、犯规奖惩计录等多种功能。
二、  设计要求
1、设计一个4组参加的智力竞赛抢答计时器。每组设置一个抢答按钮供抢答者使用。
2、电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，当有某一组参赛者首先按下抢答开关时，数码管显示相应组别并伴有声响。此时，电路应具备自锁功能，使别组的抢答开关不起作用。
3、电路具有回答问题时间控制功能。要求回答问题时间小于等于100s（显示为0~99），时间显示采用倒计时方式。当达到限定时间时，发出声响以示报警。
三、设计思路
根据设计要求可知，系统的输入信号有：各组的抢答按钮d1、d2、d3、d4,主持人按钮host,系统时钟信号clk,数码管的片选信号；系统的输出信号有：首先按下按钮的组别信号sel, 声音信号sound，倒计时显示信号q[6..0]。为实现设计要求，电路由抢答鉴别模块、锁存器模块、转换模块、倒计时模块、片选信号产生模块、3选1模块、显示译码模块和一些门电路组成。总体框图如图16-1所示。
四、设计文件
1、顶层原理图
智力竞赛抢答计时器的顶层原理图如图16-1所示
图16-1  智力抢答器的原理图
2、底层源程序


（1）抢答鉴别模块FENG的VHDL源程序
抢答鉴别模块FENG如图16-2所示，该模块在第一个选手按下  SOUND<='1';
ELSIF LL="0" THEN
          LL:="1001";
          HH:=HH-1;                  
ELSE
          LL:=LL-1;
END IF;
ELSE                          
SOUND<='0';
      HH:="1001";
      LL:="1001";
END IF;
END IF;
H<=HH;
L<=LL;
END PROCESS;
END COUNT_ARC;
（7）显示译码模块DISP的VHDL源程序
显示译码模块DISP如图16-8所示，。
    【例16-7】--disp.vhd
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;         
ENTITY DISP IS                                  图16-8  显示译码模块DISP
PORT(D:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
        Q:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));
END DISP;
ARCHITECTURE DISP_ARC OF DISP IS        
BEGIN
PROCESS(D)
BEGIN                                 
CASE D IS                                 
      WHEN"0000"=>Q<="0111111";
      WHEN"0001"=>Q<="0000110";
      WHEN"0010"=>Q<="1011011";
      WHEN"0011"=>Q<="1001111";
      WHEN"0100"=>Q<="1100110";
      WHEN"0101"=>Q<="1101101";
      WHEN"0110"=>Q<="1111101";
      WHEN"0111"=>Q<="0100111";
      WHEN"1000"=>Q<="1111111";
      WHEN"1001"=>Q<="1101111";
      WHEN OTHERS=>Q<="0000000";
END CASE;
END PROCESS;
END DISP_ARC;
五、系统仿真
智力竞赛抢答计时器的时序仿真波形如图16-10所示。由图可见，d2首先抢答，当sel为111时，
Q[6..0]=5B,ch31a的Q端为2，表示2号抢答成功，此后d4再按开关不起作用。