用户1359586的文章-第30页-面包板社区

 

文章

首页 我的博文

用户1359586 2008-8-13 22:40: verilog model of IS61LV25616 (SRAM); IS61LV25616 是常用的SRAM 找到一个model文件如下： // IS61LV25616 Asynchronous SRAM, 256K x 16 = 4M; speed: 10ns. // Note; 1) Please inc ...; 7822 5 2 7

用户1359586 2008-8-13 21:49: 常见MP3，手机USB充电器原理与检修; zz from yicheng 补充：其实所谓充电器电源只是一个输出电压恒定的直流电源，并不能完成充电的电压转换功能，这个是由mp3或手机主板上的充电管理IC完 ...; 5054 7 0 7

用户1359586 2008-8-13 21:15: USB 与FPGA通信的问题; 从FPGA向USB芯片的FIFO写数据，一直有错。偶然发现把FPGA程序的negedge 改为posedge就ok了，什么原因呢？; 2651 6 0 6

用户1359586 2008-8-13 11:13: 奥运开幕式上的Windows蓝屏照; 我们已经知道，鸟巢的灯光和投影显示系统使用了上百台Windows XP Embedded系统的服务器产品，而在开幕式主火炬点火的关键时刻，其中一台投影服务器正巧出现了蓝 ...; 2016 6 3 9

用户1359586 2008-8-12 13:51: modelsim快捷键; F2在各个窗口之间切换 F3把选中的窗口放大 F9 运行run 在wave窗口察看波形时候的快捷键 F4 ：是zoom full 的快捷键 F5 ：是放大快捷键 F6 ：是缩小快捷键 F7 ： ...; 4174 5 0 5

用户1359586 2008-8-9 17:09: pll在ModelSim的仿真; FPGA设计中一般使用pll来生成全局时钟，不过在ModelSim的仿真中会发现pll始终没有方波输出。在网上查找原因，别人也有类似的问题，后来才发现原来pll的输出需要 ...; 5481 5 1 6

用户1359586 2008-8-9 16:19: Once-in-a-lifetime Olympic dream became reality; The Olympic rings are raised during the opening ceremony of the 2008 Beijing Olympic Games in Beijing. China's once-in-a-lifetime Olympic dream beca ...; 2883 3 0 3

用户1359586 2008-8-9 15:52: 在ModelSim SE 中创建Altera 的库的关键步骤; 网上见到很多文章有关在ModelSim SE 中创建Altera 的库，但是有些忽略了重要的一步，以至于无法一劳永逸的添加库文件。在添加库失败了多次后终于找到了原因所在 ...; 3791 5 0 5

用户1359586 2008-8-8 16:56: Modelsim se中创建altera的仿真库; 1 ．取消 modelsim 的安装目录中 e:\modelsim_57 中 modelsim.ini 文件中的只读属性（右键 - 属性）。 ?xml:namespace prefix = o ns ...; 2896 5 0 5

用户1359586 2008-8-8 16:01: Quartus 的注意事项; 1. 顶层图的连线，注意Bus的命名也需要加上标明宽度。 2 二分频; 3803 5 0 5

用户1359586 2008-8-7 13:04: 一路风光——新疆伊昭公路骑行俯瞰; 作者：行不由径 One day, I will be there to be within nature again!; 1924 5 0 5

用户1359586 2008-8-6 15:54: Quartus II 中Tsu/Tco 的约束方法; Quartus II 中Tsu/Tco 的约束方法作者：骏龙科技杭州办事处邓旭片内的Tsu/Tco 是指前级触发器的Tco 和后级触发器的Tsu, 一般来说都是几百ps 级别的. 可 ...; 3044 5 0 5

用户1359586 2008-8-5 22:22: 推荐一个下载书籍的网站; 下载需要积分，每天登录得1分。但是里面的资源还不错，而且大部分是pdf格式的，比较方便。 http://www.netyi.net/in.asp?id=cqcrr ...; 2627 3 0 3

用户1359586 2008-8-5 22:04: 全局时钟！; 很多文档都提到FPGA设计中的时钟必须是pll产生的全局时钟，其他的时钟信号都会带来诸如抖动等问题。此言不虚，但是一直理解不深刻。最近的一个设计中，FPGA ...; 2511 6 2 8

用户1359586 2008-8-5 16:10: FPGA时序分析实用指南; 1. 基本时序分析 a) 时钟周期时钟周期分析是最简单的一个 , 也是最容易理解的一个分析 , ...; 4704 4 0 4

1 ... 25 26 27 28 293031 32 33 / 33 页下一页

关闭站长推荐

上一条

/3

下一条